基于延迟线的二维读出多丝正比室电路

针对在多丝正比室中粒子入射到阳极丝产生信号的延迟时间与原初电离的位置有关这一特点,设计了一种基于延迟线方法多丝正比室的电子学读出系统,重点介绍了该电子学系统中的延迟线设计,包括延迟线的结构和延迟单元参数的理论计算。并给出了该延迟电路的模拟仿真和实际测量的结果,验证了这种方法的可行性及优越性。     

基于微通道板的多击响应位置灵敏探测器

与传统的四角延迟线阳极相比,三层延迟线阳极,即六角延迟线阳极具有很好的多击信号读出本领.它与微通道板结合,能够探测很短时间间隔内到达的多个粒子的时间和位置信息.文章介绍了基于微通道板的六角阳极探测器的结构及多击响应原理,报道了利用Puα源对该探测器及中心带孔的六角阳极探测器的测试结果,探测器位置分辨好于0.2毫米.     

位置灵敏平行板雪崩计数器

一个采用独特的位置读出方法(阴极本身作为读出延迟线)的位置灵敏平行板雪崩计数器已得到初步结果;该探测器工作在1.33—2.67kPa的异丁烷气体中,得到好于1mm的位置分辨和约350ps的时间分辨(对~(252)Cf裂变源)。     

抽头延迟线读出的多丝正比室

本工作是为制作Q3D磁谱仪焦面探测器而进行的预备实验,目的在于研究用抽头延迟线方法读出多丝正比室的位置信息,提高位置分辨能力,以满足谱仪系统对探测器的要求。 在用~(241)Amα源作检验源,多丝正比室的阴极采用抽头延迟线读出方法,电子仪器采用本单位生产的NIM插件的情况下,实验的初步结果为:位置谱的半宽度约0.9mm,线性曲线的积分非线性为±0.6％。利用这一结果可以制成一维、二维位置灵敏探测器。     

二维成象焦面探测器

本文介绍了用于Q3D型磁谱仪束流成象的焦面探测器的结构、流气系统、电子线路以及性能测量。该探测器窗口面积为176×76mm~2、低气压工作的多丝正比室。在x、y方向分别采用抽头延迟线及间接耦合延迟线的位置读出方法。对垂直方向入射的、能量为5.3MeV的α粒子,测得沿谱仪水平方向的位置分辨为0.5—1.0mm,垂直方向为0.75—0.85mm,并给出了模板及α束流的成象结果。     

放射性核次级束流线终端实验装置的设计与结构

本文描述了一套放射性核次级束流引起反应测量的实验装置，它由次级束流鉴别、测量系统、次级靶控制系统和次级反应产物鉴别、测量系统组成。高增益分组延迟线读出、重心定位ＰＰＡＣ、横向场ＩＣ、椭球面镜聚焦、ＰＭＴ读出、闪烁薄膜时间拾取探测器、双叠层纵策场阳极分条读出ＩＣ、ＰＭＴ矩阵读出了Ｘ－Ｙ位置灵敏Ｐｈｏｓｗｉｃｈ闪烁探测器、康普顿抑制ＨＰＧｅγ探测器等单元是这套装置的基本部件。     

延迟线读出的两维多丝正比室成像装置

本文叙述一种基于延迟线耦合读出的两维多丝正比室成像装置。它由多丝室、延迟线、主放大器、定时单道以及时幅变换器等组成。多丝室为流气式,其灵敏面积为20×20cm~2;丝室本身位置分辨率为2.06mm。延迟线为电磁性扁平状结构,其延迟率为6.3ns/mm;上升时间100ns。定时器时间晃动1ns(动态范围为13:1)。最后给出了~(14)C-标记化合物在层析纸分布测量及特别圆圈模型成像实验图像。     

一种前端ASIC芯片测试系统的设计与实现

介绍了一种专用集成电路芯片性能测试系统的设计与实现,该芯片适用于构建硅探测器前端读出电子学.描述了测试系统主要硬件电路设计,基于CPLD的快读出控制时序发生模块的实现,利用并口线来模拟I2C总线的方法,系统的调试和主要性能的分析.     

一种新型的具有稀疏化功能的半导体辐射探测器读出电路

提出了一种适用于半导体辐射探测器的全集成CMOS读出电路,该电路结合自触发方式,采用新型的稀疏化方法.当一个通道占用公共输出级时,其它通道的触发信号被延迟后再读出,从而减小了时间死区,降低误码率.除了这种稀疏化读出模式,电路还允许顺序读出,只要有一个通道触发,就依次读出所有通道的模拟电压和数字地址.该读出电路包括电荷灵敏放大器、脉冲成形器、峰值保持电路和数字控制部分,基于0.5μm DPTM CMOS工艺设计.一个四通道的试验芯片已交付加工.后仿真结果表明,正向工作时,该电路增益为79.3mV/fC,功耗为每通道4mW,线性度为99.92%.理论分析计算得出16通道,每通道粒子速率100k/s条件下,本文提出的稀疏化读出方法误码率约为2.5%,比常用的扫描方式降低了37%左右.     

一种高精度、大量程时间间隔计数器的设计

时间间隔测量方法有多种,如计数法、游标法、模拟内插法、延迟线内插法、时间电压变换法等.通过对这几种测量方法的分析比较,提出了一种大量程、高精度的时间间隔测量方法,并从实现原理和设计方法进行了阐述.该方法已成功应用于GPS铷钟中,对于同类时间间隔计数器设计具有借鉴意义.