快速实现基于CPLD的多带数字FIR滤波器

介绍一种快速实现基于复杂可编程逻辑器件CPLD的FIR数字滤波器的方法．滤波器的系统参数用Madab信号处理工具箱中的滤波器函数确定，并以一个多带FIR滤波器的设计为例，对此方法进行了阐述与验证．在确定滤波器参数后，以MLTERA公司的可编程逻辑器件为载体，说明了此数字滤波器的CPLD实现方法与硬件结构，并对不同硬件结构对滤波器性能的影响进行了对比．     

FIR滤波器的CPLD参数化模块设计

目的 介绍采用可逻辑器件ＣＰＬＤ对ＦＩＲ滤波器参数化模块设计的原理和技术。方法 根据ＦＩＲ滤波器的卷积表示式,用ＣＰＬＤ的查找表来实现ＦＩＲ滤波器。结果 采用此方法可以用ＣＰＬＤ方便地设计不同阶ＦＩＲ滤波器。结论 模块参数化设计能够快速设计ＦＩＲ滤波器。     

基于FPGA的抗混叠FIR数字滤波器的设计与实现

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.     

基于FPGA的32阶FIR滤波器设计

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;研究了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题.实验结果表明了该方法的有效性.     

硬件实现基于BP神经网络设计的带阻FIR滤波器

针对带阻FIR滤波器传统设计方法的不足和缺陷,在改进BP神经网络设计带阻FIR滤波器方法的基础上,提出了BP神经网络设计FIR滤波器的硬件实现方法.通过神经网络训练使得实际滤波器的幅度响应逼近理想滤波器的幅度响应,训练得到带阻滤波器系数,再利用数字信号处理芯片(DSP),设计适当的FIR滤波器结构以及硬件结构,从硬件上实现带阻FIR滤波器.试验结果显示,用该方法设计的带阻FIR滤波器克服了传统方法的主要缺陷,具有良好的幅频特性及衰耗特性,并且边界频率控制精确.     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

基于MATLAB的FIR低通滤波器设计

分析FIR数字滤波器的结构、技术指标、FIR滤波器的窗函数设计方法,并以MATLAB为工作平台和开发工具,用MATLAB程序实现基于HAMMING窗函数法的FIR低通滤波器的设计和仿真.     

FIR数字滤波器优化算法

针对频率采样法设计FIR数字滤波器速度慢、误差大的缺点,介绍了优化设计法.该方法采用交错定理和瑞米兹算法,以误差的最大值最小为标准,通过叠代使逼近误差在邻域内最小,达到对理想FIR数字滤波器的最佳逼近.用两种方法设计相同阶数的滤波器,并比较仿真结果可以看出,优化设计法设计的滤波器性能更加优越.     

基于模拟退火遗传算法的FIR数字滤波器设计

研究了用模拟退火遗传算法来设计FIR数字滤波器，并针对算法在寻优过程中，参数搜索缓慢的特点提出了改进方法，该方法在一定程度上提高了算法的搜索性能．并结合FIR低通数字滤波器的设计给出了仿真结果。     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法.采用基于快速滤波算法(FFAs)的并行滤波器结构,提高了滤波器的工作速度;并结合算法强度缩减技术,降低了硬件面积占用和功率消耗.实验结果表明,采用这种方法可以灵活处理综合的硬件面积占用和速度的约束关系,使设计达到最优.该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现.