基于DSP的全桥移相控制感应加热电源研究

设计了基于DSP的串联谐振式感应加热电源控制系统,以TMS520F2812为核心,实现了数字锁相环（DPLL）、移相PWM发生与功率闭环控制。实验验证了设计内容的正确性与可行性,从而提升了感应加热电源的数字化控制水平。     

基于DSP感应加热电源频率跟踪控制的实现

介绍了在感应加热电源中采用DSP实现超音频频率跟踪的数字锁相环(DPLL)方法，给出了实现DPLL的算法，并对采用DPLL的感应加热电源的相位补偿与起动问题进行了探讨，最后给出了实验结果，验证了该方法的可行性。     

IDT推出业内首个Ethernet和IEEE 1588计时器件

拥有模拟和数字领域优势技术、提供领先的混合信号半导体解决方案的供应商IDT？公司（Integrated Device Technology，Inc．；NASDAQ：IDTI）今天宣布，推出业内首个Ethernet和IEEE 1588计时器件，专为满足智能电网和工业自动化应用对性能、功能及成本目标的需求而优化。新的低抖动计时产品增强了IEEE 1588时钟传输的准确性和可靠性，并通过在芯片中集成Ethernet数字PLL（DPLL）和数控振荡器（DCO）来提供重要的灵活性。     

一种改进型DPLL在VIENNA整流器中的应用研究

在分析VIENNA整流器电压同步控制策略的基础上,针对三相输入电压不平衡情况下相位难以锁定及定点DSP难以实现三角函数运算的问题,探讨了一种将陷波滤波器串入三相数字锁相环(DPLL)和使用数字正弦振荡器的改进型DPLL方法。以TMS320F2808作为控制核心,构建了一台3 kW VIENNA整流器实验样机,实验结果表明该改进型DPLL计算时间短、锁相准确,VIENNA整流器可实现高功率因数校正。     

感应加热电源频率跟踪控制的研究

为减小逆变器功率器件的开关损耗,提高装置输出效率,应该控制逆变器的工作频率实时跟踪负载谐振频率,确保开关器件工作在零电压零电流开关(ZVZCS)状态。介绍了在感应加热电源中采用TMS320F2812实现超音频频率跟踪的数字锁相环(DPLL)方法,给出了实现DPLL的算法。并对基于该芯片的DPLL频率跟踪控制的原理进行了分析。最后给出了相应的仿真波形和感应加热电源样机的实验波形,验证了该方法的正确性。     

基于DPLL的高频逆变电源建模与研究

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率进行实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪,确保逆变器开关器件工作在零电压零电流软开关(ZVZCS)状态,显著减小功率器件的开关损耗和提高装置效率。本文以负载串联谐振逆变电源为模型,针对负载参数变化引起的固有谐振频率变化,导致逆变器效率降低及开关器件应力增加的普遍现象,提出一种基于DPLL控制的逆变电源。结合锁相环的数学模型,讨论了DPLL控制的逆变电源的数学建模,在Simulink环境中该电源的构筑及串联谐振负载的模型,给出了相应的仿真波形和实用电源试验波形,为分析和设计逆变电源提供了必要的理论依据。     

贝利DCS在橡胶装置的应用

INFI－90系统组成INFI--90系统是由操作站（OIS）、辅助操作站（OIC）、控制站（PCU）、工程师工作站（EWS）和通信系统等部分组成的环状结构，称为环路（LOOP）。     

基于PI-DPLL复合控制的高频逆变电源研究

针对高频逆变电源频率跟踪中的不足,提出了一种基于比例积分(PI)和数字锁相环(Digital Phase-Locked Loop,简称DPLL)相结合的复合控制方法.在动态条件下,当逆变器开关频率与负载固有谐振频率的误差值大于或等于偏差规定值时,采用单纯的PI控制,快速地将逆变器的开关频率引入锁相范围;当频率误差值小于偏差设定值时,采用DPLL控制,使逆变器在稳态条件下始终工作于负载谐振或准谐振状态.在分析高频逆变电源工作原理的基础上,详细介绍了PI-DPLL的复合控制策略及DPLL的软件实现,推导出DPLL的数学模型,进行了稳定性分析.最后,对采用PI-DPLL控制的逆变电源动态过程进行了仿真分析,在一台直流输入电压为310 V,输出频率为30 kHz,功率为4 kW的串联谐振逆变器电源中得到验证.仿真和实验结果均表明,基于PI-DPLL复合控制的高频逆变电源具有动态响应快,稳态精度高的特点.     

可控容性角度DPLL在谐振逆变器的应用

分析了CLC高频电流型谐振逆变器的工作原理,提出设计适合高频电流型CLC谐振逆变器的可控容性角度锁相环( PLL)的必要性.总结了模拟PLL中调节容性角度的缺陷,并设计出实现容性工作角度可控的全数字锁相环( DPLL)原理图,并将其数字化成基本的门电路.最后通过仿真和实验证明了此DPLL可灵活调节容性角度在高频电流型C...     

水轮发电机的冗余灭磁保护

在分析了水轮发电机灭磁保护的现状之后,提出了冗余灭磁保护问题。详细介绍了由DMX（磁场断路器）、DDL（电子断路器）和ZnO（非线性电阻）组成的冗余灭磁保护系统。     

对高频逆变电源中DPLL的分析与设计

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率进行实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪,确保逆变器开关器件工作在零电压零电流软开关(ZVZCS)状态,显著减小功率器件的开关损耗和提高装置效率。本文在给出DPLL控制的逆变电源拓扑结构的基础上,推出了适用于高频逆变电源的锁相环数学模型,在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上,得出二阶数字锁相环的稳定条件,并用MATLAB对其进行了仿真分析,最后进行了实验验证。仿真和实验结果表明,在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的,用此方法设计的电源具有良好的动态响应和抗扰性能。     

基于DDS原理的逆变器锁相技术的研究与实现

作为一种关键的控制技术,数字锁相被广泛应用于逆变器并网以及与其他逆变电源并联运行的场合。基于传统正过零检测数字锁相环的工作原理,针对锁相环路中压控振荡器的频率控制精度问题,采用直接数字频率合成器(DDS)的方法对数字锁相环进行设计。详细分析了数字锁相环的模型,采用XC164CM单片机设计了数字锁相控制系统,并在一台额定输出功率为500W的并网型光伏逆变装置上进行了实验。仿真和实验结果验证了理论的正确性。     

DPLL在高频逆变电源中的分析与设计

采用基于DSP的数字锁相环(DPLL)对高频逆变电源输出频率的实时控制,可实现逆变器工作频率对负载谐振频率的同步跟踪,确保逆变器开关器件工作在零电压电流软开关(ZVZCS)状态,显著减小功率器件的开关损耗和提高装置效率。在给出DPLL控制的逆变电源拓扑结构基础上,推出了适用于高频逆变电源的锁相环数学模型,在Z域中对二阶数字锁相环进行了稳定性分析和动态设计。在对锁相环Z域传递函数分析的基础上,得出二阶数字锁相环的稳定条件,并用MATLAB对其进行了仿真分析及实验验证。仿真和实验结果表明在Z域中对基于DSP的二阶数字锁相环的动态分析和设计是合理可行的,用此方法设计的电源具有良好的动态响应和抗扰性能。     

一种基于椭圆拟合的三相电压不平衡条件下的锁相环

针对传统的三相电网相角检测方法在电网频率波动及故障情况下存在的不足,提出了一种新型数字锁相环设计方法。所提出的锁相环通过递推最小二乘法椭圆拟合辨识出椭圆参数,利用锁相环产生不对称的正弦余弦输出,消除了电网不平衡状态下的鉴相二倍频分量;在此基础上对锁相环输出信号进行移相和正序分量的提取,从而实现90°移相与电网频率无关;推导了不对称幅值和相位与椭圆参数的关系,设计了递推最小二乘法,最后给出了仿真和实验结果。仿真和实验结果验证了本方案的有效性。     

一种新型的全数字锁相环

该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中，一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似，该文推导出该锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达到稳定的时间与被锁信号的周期成正比，由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又引入了积分控制，使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便于应用在电机调速系统，有源滤波器和静止无功补偿器等领域。     

正过零鉴相全数字逆变器锁相环建模研究

研究了基于周期控制的正过零鉴相全数字逆变器中全数字锁相环的建模和参数设计.由于过零鉴相锁相环实现起来简单,方便,成本低,故已大量用于逆变电源等许多场合.长期以来,这种锁相方法的参数选取是通过试凑和经验选择的,在性能分析上没有完善的理论指导和精确的模型分析.为此,对TMS320F240过零时间检测鉴相的全数字锁相环进行了精确建模,给出了等效模型参数的设计方法.通过仿真和实验证实了该模型的正确性和设计方法的可行性.     

数字中频相干解调数字锁相环设计和FPGA实现

数字中频相干解调器是基于软件无线电技术的数字中频接收机的首要部件,而其中的数字锁相环又是数字中频相干解调器的核心。数字锁相环是1个非线性系统,为了避开非线性分析的困难,本文利用数字锁相环与模拟锁相环在跟踪和捕获规律准等效的条件,阐述了一种实用有效的数字锁相环设计方法。该方法基于数字环z域模型与对应的模拟环s域模型的参数关联性,首先按设计要求,设计模拟环的模型参数,然后通过模拟环与数字环模型参数间的函数关系得到数字环的模型参数。仿真实验与FPGA实现表明,利用该方法设计实现的数字锁相环工作正常、稳定,主要技术指标与理论分析相符合。     

宽频带数字锁相环设计及基于FPGA的实现

简要介绍了一种在FPGA中实现全数字锁相环(DPLL)的原理与方法,重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。文中采用较为简单的方法实现了捕获时间小而捕获带宽又相当宽的全数字锁相环,解决了“捕获时间”和“捕获带宽”指标相互矛盾的问题。可直接用于同步串行通信中二进制码流的同步时钟的恢复,且可自动跟踪接收码流速率的变换。该设计是基于FPGA的模块化设计,便于其他数字系统设计及通信系统的移植和集成。     

一种单相锁相环的数字实现

分析了单相并网系统锁相环的基本原理和特性。介绍了一种基于二阶广义积分器构造α,β静止坐标系下的电压矢量方法。参照三相并网系统基于α,β静止坐标系到d,q同步旋转坐标系的数字锁相环原理,实现了基于虚拟两相直角坐标系的数字锁相环控制。采用同步采样技术抑制电网频率波动对该方法的影响,提高数字锁相环工作的频率范围。利用Matlab软件对电网电压频率、相位角的突变、谐波注入等参数变化的影响做了仿真研究。在此基础上,搭建了以TMS320F28015DSP为控制核心的实验装置,仿真实验结果表明,该锁相环可以很好地跟踪系统频率的变化从而实现相位的锁定。