交换式路由器的千兆比以太网接口设计和实现

根据交换式路由器的设计要求、结构功能及千兆比以太网的具体特点,使用介质访问控制子层的控制芯片XMACII和大容量的FPGA,完成了千兆比以太网接口的设计与实现。     

一种RGMII接口电平不匹配的研究与实现

针对目前的国际形式和各方面对核心芯片的国产化需求,Hi3559AV100作为一款强大SoC芯片,具有卓越的图像处理能力,在各种视频传输和智能处理方面应用越来越广泛.然而国产PHY芯片的I/O电平推荐为2.5 V,无法直接和海思的RGMII接口对接,本文利用FPGA的BANK供电灵活性设计了 Hi3559AV100+FPGA+GC88E1111的千兆以太网的设计方案,设计简单通用、灵活便利,能够满足高速数据传输的性能需求,为千兆以太网PHY芯片和其他MAC对接时接口电平不匹配问题提供了一种新的解决方案.     

基于以太网接口的信号源设计

为了满足数据高速远程的传输需求,提出采用以太网接口完成与上位机通信,协议芯片采用Wiznet公司的W5300,以FPGA为主控芯片的信号源的测试系统;该系统能够产生可调的模拟量,数字量和开关量,而且结构较简单、可靠性较好、精度高,另外文中对系统构成、各芯片功能、参数选择分别给予介绍和计算,最后对系统进行了模拟考核实验,实验结果显示FPGA通过以太网接口实现了数据的可靠性传输,系统有效地完成了信号源的各项功能测试。     

一种基于以太网加载FPGA和DSP的实现方法

介绍了脱离仿真器直接使用外部计算机通过网口进行程序代码加载的基本原理,讨论分析了网络接口、FPGA接口和HPI接口的访问控制等关键技术。详述了在包含CPU、FPGA和DSP的复杂系统设计方案中基于以太网加载FPGA和DSP的实现。该技术在系统工程化的应用中具有很好的前景。     

基于MSP430和DM9000的以太网接口设计

为提高以太网的数据传输效率,设计了以MSP430FG4618为核心的控制单元,驱动以太网接口芯片DM9000EP的嵌入式系统的以太网接口。通过单片机完成网卡芯片的初始化、数据的封装、接收和发送控制等,而网卡芯片则负责以太网数据的接收和发送。测试结果表明了UDP数据传输过程,经自行裁剪的UDP/IP协议栈,提高了UDP传输效率。该接口具有硬件接口简单、外围器件少、价格低廉、开发周期短等特点,同时也能满足测试、采集等高速数据传输系统的要求。     

基于OMAPL138与FPGA的惯性姿态测量系统设计与实现

为了满足高性能、低成本及多接口的惯导使用需求,设计一种基于OMAPL138+FPGA的大存储空间惯性姿态测量系统;系统设计充分利用OMAPL138的异构双核结构,结合每种处理器应用特点,进行任务划分并构建硬件平台;设计了丰富的外围接口,通过选择接入GPS、北斗或里程计,能够实现多种组合导航方式;根据使用环境提出惯导与里程计组合导航方案和相应软件流程,并进行了姿态精度测量及导航定位精度试验;姿态测量精度优于0.5密位,纯惯性导航定位精度为0.3‰ D (CEP),组合导航的定位精度为0.14‰,试验结果表明,系统稳定可靠,硬件平台满足惯导计算机设计需求。     

基于FPGA的数据采集系统的设计

介绍了一种用于汽车姿态测量的数据采集系统的设计,该系统基于FPGA+USB架构,采用FPGA控制整个系统的采集时序,USB芯片作为数据采集通道,上位机完成姿态解算和数据显示功能.     

一种姿态测量系统的FPGA和DSP设计与实现

为了实现对某弹载系统的姿态测量,提出一种基于FPGA+DSP的姿态测量系统的设计.系统采用FPGA作为逻辑控制核心,完成对MEMS传感器输出的陀螺加表数据的采集,并通过EMIF接口完成与DSP的数据通信.DSP完成对姿态信息的解算,并由FPGA通过RS422接口将更新后的姿态信息上传至上位机.系统选用地理坐标系作为导航坐标系,利用四元数法及Kalman信息融合算法对采集到的姿态信息进行解算.测试结果表明,该系统输出的姿态信息精度较好,总体角误差在0.5°以内.     

基于AMBA总线接口的以太网IP核

介绍了一款32位SoC芯片中基于AMBA AHB总线接口的以太网IP核的设计。目前该IP核已通过RTL级测试与FPGA验证。通过性能测试，表明该以太网IP核能满足许多实际应用的需求。由于其具有标准的总线接口，因此完全可以作为一个可重用的IP核。     

基于ARM和DM9000的网卡接口设计与实现

针对ARM CPU S3C2410的特点,设计开发了外围网卡接口平台,通过驱动程序对以太网控制芯片DM9000的控制,实现了网络数据传输功能。硬件方面主要涉及以太网网络接口的设计,软件方面主要是设计以太网控制芯片驱动程序。该嵌入式系统网络接入方案具有硬件接口简单、外围器件少、价格低廉、开发周期短等特点。     

基于FPGA的十端口千兆以太网接口的设计与实现

当前的路由器或交换机产品都提供多端口千兆以太网接口。采用高性能FPGA设计十端口千兆以太网接口,阐述了系统平台的硬件设计及主要单元模块的功能,并对FPGA内部程序设计的主要思想和数据流程作了较详细介绍。测试结果表明,该接口实现了十路千兆的线速处理的性能要求。     

基于FPGA的NS3D程序移植和优化

为提高飞行器设计环节中NS3D程序的性能,提出了一种基于FPGA进行软硬件结合的优化方法。该方法运用FPGA搭建了嵌入式可编程片上系统,并对NS3D进行了代码性能分析和移植优化。该方法基于硬件实现了核心运算模块的硬件封装,并利用高速以太网接口实现PC和FPGA之间的数据交互,进行NS3D程序向嵌入式环境的移植,最终实现了整个NS3D程序的速度提升和性能优化。该嵌入式开发方案不仅较好地利用FPGA完成了控制电路的软硬件设计,并且为后续其它功能模块向FPGA移植提供了便利的基础和开发环境。采用该方法对NS3D程序进行了运算,并将仿真与实验结果与原始程序进行比较,结果表明了该方法的优越性。     

基于SoPC的视频监视器千兆网显示接口设计

应用SoPC和千兆以太网技术设计实现了视频监视器的千兆网显示接口。通过该接口视频监视器可以完成数字视频信号的远程接收和显示。该设计利用Altera SoPC解决方案,将主要模块集成在一片FPGA上,可以快速构建千兆以太网系统,提高系统的集成度与稳定性。在数字远程视频传输上,该设计充分利用了千兆网的特性,对比其他数字视频传输方法,具有高速率、低成本以及分组数据的优势。     

基于FPGA的嵌入式Ethernet-CAN通信转换卡设计

为实现CAN总线与PC通信,便于CAN总线数据的远程监控,提出一种新的基于现场可编程门阵列（FPGA）的多路CAN总线转Ethernet接口方案,以嵌入FPGA的NiosⅡ作为主控制器,MCP2515为CAN总线控制器,88E1111为以太网PHY芯片。利用可编程片上系统（SOPC）技术搭建了系统的硬件模型,在NiosⅡ IDE软件开发环境中,完成CAN控制器、以太网初始化和Ethernet-CAN转换程序。以数控系统中交流伺服驱动器为应用背景,实验结果表明：该转换卡完全满足以太网和CAN总线通信要求,方便地将CAN总线数据接入工业以太网,用户通过网络可方便地实现对工业底层的监控。     

模块化机器人嵌入式多核主控制器设计

针对模块化机器人控制,提出一种基于FPGA的片上多核主控制器设计方案。利用SOPC技术在单一芯片上设计两个完全不同结构的核心:Nios II软核处理器和协处理器。详细介绍了机器人控制的路径规划流程、Nios Ⅱ软核体系、协处理器的构架及接口以及基于SOPC的片上多核系统实现。实验结果验证了多核主控制器设计的可行性。     

嵌入式以太网智能接口设计

本文采用ARM微控制器S3C2440、AD模块TLC2543和以太网控制器DM9000设计的以太网接口硬件平台,软件方面主要涉及以太网控制芯片、AD模块的驱动程序和嵌入式WEB服务器的研究与设计。利用ARM和以太网控制芯片实现的接入方案具有硬件接口简单、可扩展性强、高传输率等特点,实现了网络数据传输和现场仪器的远程控制。     

S3C2410X以太网接口研究与设计

根据以太网网络信息采集的需要,采用以太网芯片CS8900设计了S3C2410以太网接口。本文研究了以太网接口原理,并结合芯片CS8900详细分析了以太网接口数据收发过程。介绍了与设计相关的控制寄存器和引脚,给出了CS8900A与S3C2410X连接的硬件电路连接图。最后在启动代码U-Boot下实现了以太网接口的初始化。嵌入式开发人员可以根据开发需要借鉴本文的设计思路设计其他的以太网接口。     

基于FPGA的伺服电机转速控制系统研究

构建了基于FPGA的伺服电机转速控制系统,选用高精度光电编码器作为位置传感器,结合同步时间信号,实现了对电机转速的闭环反馈控制。首先,采用RS-422串行通信总线和ADM3485接口芯片实现了编码器与FPGA之间的数据传输;其次,运用三模式以太网MAC、GTP高速串行收发器等Xilinx IP核、88E1111 PHY芯片和UDP通信协议,实现了FPGA与上位机之间的高速以太网数据通信;最后,运用ChipScope Pro在线逻辑分析仪对设计方案进行在线仿真。仿真和实验结果表明,该控制系统具有较高的控制精度和响应速度,能够执行较为复杂的伺服控制算法,可实现对伺服电机转速的精确控制。     

基于PCIE点对点传输的FPGA系统

本文分析了当前智能变电站系统点对点数据传输互联并行总线的局限性,提出采用PCI Express高速串行接口技术,应用Spartan-6 XC6SLX45T架构FPGA,实现点对点以太网数据传输的设计方案. 此方案充分利用了FPGA的并行数据处理的特性及丰富的IP资源,设计实现了多路以太网点对点数据的高带宽和高可靠性传输,极大的提升了智能变电站系统的性能.     

EPA网络芯片验证与测试

提出一种EPA网络芯片的验证方法。介绍EPA网络芯片的功能和结构,设计基于虚拟设备的EPA网络环境,从验证网络通信接口和调度正确性的角度,将设计的EPA网络芯片接入到已有EPA网络中进行测试。测试结果表明,该仿真系统的同步精度在1 μs以内,能满足使用需求,且验证了现场可编程逻辑门阵列作为从时钟程序的稳定性。