4°偏角4H-SiC单晶快速外延生长工艺研究

高质量快速SiC外延生长工艺技术是目前高压电力电子器件研制的关键工艺技术。采用HCl气体作为含Cl化合物,研究了不同温度、气相y(C)/y(Si)摩尔比和刻蚀工艺等对于SiC外延层质量的影响。通过优化外延工艺参数,采用原位HCl刻蚀工艺,获得了SiC单晶外延生长速率达32μm/h的快速外延生长工艺,外延层表面平滑,表面粗糙度仅0.218 nm,晶片外延层厚度不均匀性小于0.4%。     

GaN单晶衬底的物理性质及同质外延层

最近，在Ｎ２压力为２０ｋｂａｒ下，从液Ｇａ溶液中生长了高质量的、透明、无色、５ｍｍＧａＮ晶片。本文阐述了这些晶体的结构及电学和光学性质。     

基于国产单晶衬底的150 mm 4H-SiC同质外延技术进展

高阻断电压、大功率密度、高转化效率是电力电子器件技术持续追求的目标,基于4H-SiC优异的材料特性,在电力电子器件应用方面具有广阔的发展前景。围绕SiC MOSFET器件对外延材料的需求,介绍了国内外主流的SiC外延设备及国产SiC衬底的发展,并重点介绍了宽禁带半导体电力电子器件国家重点实验室在国产150 mm(6英寸)SiC衬底上的高速外延技术进展。通过关键技术攻关,实现了150 mm SiC外延材料表面缺陷密度≤0.5 cm^-2,BPD缺陷密度≤0.1 cm^-2,片内掺杂浓度不均匀性≤5%,片内厚度不均匀性≤1%。基于自主外延材料,实现了650～1 200 V SiC MOSFET产品商业化以及6.5～15 kV高压SiC MOSFET器件的产品定型。     

75mm 4°偏轴4H-SiC水平热壁式CVD外延生长

利用水平热壁式CVD外延生长技术,在75mm偏向1120方向4°的(0001)Si-面n型导电衬底上同质外延生长了4H-SiC薄膜.光学显微镜和原子力显微镜测试结果表明外延层表面存在三角形、胡萝卜状等典型的4°偏轴外延缺陷及普遍的台阶形貌.通过优化外延参数,片内浓度均匀性(σ/mean)和厚度均匀性分别达到4.37%和l.81%.     

75mm 4°偏轴4H-SiC水平热壁式CVD外延生长

利用水平热壁式CVD外延生长技术,在75mm偏向1120方向4°的(0001)Si-面n型导电衬底上同质外延生长了4H-SiC薄膜.光学显微镜和原子力显微镜测试结果表明外延层表面存在三角形、胡萝卜状等典型的4°偏轴外延缺陷及普遍的台阶形貌.通过优化外延参数,片内浓度均匀性(σ/mean)和厚度均匀性分别达到4.37%和l.81%.     

SiC外延衬底研究现状及其应用前景

随着国民经济发展"节能减排"任务的加剧,以及新兴电子系统变化的要求,电子系统对半导体元器件技术提出了高密度、高速度、低功耗、大功率、宽工作温度范围、抗辐射和高可靠等性能的要求。SiC单晶材料作为新兴的三代半导体衬底材料正好满足这些要求,被认为是制备微波器件、高频大功率器件、高压电力电子器件的优良衬底材料。分别介绍了传统Si-C-H体系和高速Si-C-H-Cl体系SiC外延工艺研究现状,同时介绍了新颖的高纯半绝缘SiC外延工艺研究状况。论述了SiC外延衬底在电力电子器件、微波器件等方面的应用,阐述了SiC外延衬底在未来节能减排、经济建设中的重要性。     

零偏4H-SiC衬底的同质外延方法

基于水平热壁化学气相沉积(CVD)技术,采用原位刻蚀方法,在3英寸(1英寸=2.54 cm)(0001)Si面零偏4H-SiC衬底上生长了高质量的同质外延层,并对其主要工艺参数和生长机制进行了探讨。利用微分干涉相差显微镜、喇曼散射及湿法腐蚀等表征手法对样品进行了测试分析。测量结果表明,4H-SiC占整个外延表面积的99%以上,此外,该工艺消除了4H-SiC同质外延层中的基面位错,提高了外延层的质量。同时对零偏4H-SiC衬底的同质外延的工艺过程和理论进行了研究和讨论,实验发现,生长前的原位刻蚀、初始生长参数、碳硅原子比以及生长温度对于维持外延层晶型、避免3C-SiC多型的产生具有重要影响。     

小切角衬底上4H-SiC同质外延薄膜的形貌

4H-SiC外延薄膜是加工高频、大功率电子电力器件的理想半导体材料,而使用不同斜切角的衬底进行外延生长的工艺不同.在1.2°小切角的4H-SiC离轴衬底上采用化学气相沉积(CVD)法生长同质外延薄膜.为了改善外延薄膜的表面形貌,对生长温度、原位表面处理和C/Si比这三个重要的生长参数进行了优化.利用光学显微镜和原子力显微镜(AFM)观察外延薄膜的表面形貌,发现较高的生长温度和较低的C/Si比可以有效降低缺陷密度和表面粗糙度.在生长前使用硅烷气体进行原位表面处理可以有效减小外延薄膜表面的台阶聚束效应.低温光致发光测试表明生长的外延薄膜质量良好.     

国产4H-SiC SI衬底MESFET外延生长及器件研制

以国产衬底实现SiC加工工艺链为目标,采用国产4H-SiC半绝缘衬底材料外延得到4H-SiC MESFET结构材料.外延片XRD半宽43.2 arcs,方块电阻121点均匀性18.39%,随后制备出的具有直流特性的4H-SiC MESFET器件管芯,器件总栅宽250 μm,饱和电流密度680 mA/mm,跨导约为20 mS/mm,在20 V下的栅漏截止漏电为10 μA,2 mA下栅漏击穿电压为80 V.比例占总数的70%以上.初步实现从衬底到外延,进而实现器件的完整工艺链,为进一步的工艺循环打下良好基础.     

无偏角4H-SiC同质外延温场分布系数的仿真及实验研究

采用化学气相沉积(CVD)方法进行碳化硅(4H-SiC)同质外延生长,生长过程中温场分布是决定外延层质量的关键因素。对CVD系统的温场分布进行了仿真研究,并采用无偏角4H-SiC衬底进行同质外延生长实验验证。结果表明,无偏角4H-SiC外延层中的3C-SiC多型体夹杂与生长室温场分布密切相关。实验数据验证了仿真结果,两者的温度分布具有高度一致性,这也证明了仿真数据的有效性。     

氯基条件下4H-SiC衬底的同质外延生长研究

利用课题组自主研发的热壁低压化学气相沉积(HWLPCVD)系统,在朝[11-20]方向偏转4°的(0001)Si面4H-SiC衬底上进行快速同质外延生长,研究了生长温度及氯硅比(Cl/Si比)对外延生长速率的影响机理.研究发现,外延生长速率随生长温度的提高呈线性增加,而Cl/Si比的改变对生长速率的影响不大.文章进一步探究了Cl/Si比对4H-SiC外延层表面缺陷的影响.较低的Cl/Si比(0.4～2)可以减少或消除三角缺陷,Cl/Si比较高(大于5)时,表面质量反而下降,因而,适当的Cl/Si比对于获得表面形貌良好的4H-SiC外延层至关重要.     

4H—SiC同质外延层中的扩展缺陷研究

利用自主研发的热壁低压化学气相沉积(HWLPCVD)系统,在5.08 cm(2英寸)4°偏轴4H-SiC衬底上生长4H-SiC同质外延膜。讨论了4H-SiC同质外延层中的两种扩展缺陷——彗星缺陷和胡萝卜缺陷,研究了这两种缺陷的起源与消除方法。研究发现采用化学机械抛光(CMP)方法可以有效去除扩展缺陷,提高外延膜的质量。另外,提高衬底质量和优化生长条件也可以消除这两种扩展缺陷。     

自支撑衬底n-GaN肖特基接触的电流输运机制研究

在自支撑衬底n-GaN外延片上制备了圆形Ni/Au/n-GaN肖特基接触结构,测量和分析器件的变温电流-电压(I-V)特性,研究了其正向和反向电流的输运机制。结果表明:在正向偏压下,随着温度从300K增加至420K,器件的理想因子由1.8减小至1.2,表明在高温下复合机制逐渐被热发射机制替代;在反向小偏压下,漏电流表现显著的温度和电压依赖特性,且ln(I)-E~(1/2)数据满足较好线性规律,这表明肖特基效应的电子热发射机制应占主导;而在更高的反向偏压下,电流逐渐变成温度的弱函数,且数据遵循ln(I/E~2)-1/E线性依赖关系,该行为与Fowler-Nordheim隧穿特性一致。     

图案化GaAs衬底外延InP局域表面成核层生长

使用光学显微镜、原子力显微镜和微区喇曼光谱对在纳球光刻图案化GaAs衬底的孔洞区进行金属有机化学气相沉积(MOCVD)进而对InP成核层进行了研究.实验结果表明,该局域表面InP的成核层生长和孔洞的大小、方向、位置关系不大,与MOCVD的生长条件相关.与渐变缓冲层生长相比,在InP的成核层中没有出现穿透位错,其结晶质量随着温度的升高而提高,但其表面粗糙度会随着温度的升高而增加,这个现象可能和它的3D岛状生长有关.AFM测试结果表明,提高Ⅴ/Ⅲ比可以在较低的温度下抑制其表面粗糙度降至纳米量级.微区喇曼光谱测试表明,在适当条件生长下可获得InP成核层的二维生长方式.该研究为进一步基于ART机理在二维图案化GaAs衬底开展InP异质外延研究奠定基础.     

75mm 4°偏轴4H-SiC水平热壁式CVD外延生长

利用水平热壁式CVD外延生长技术,在75mm偏向〈1120〉方向4°的（0001）Si-面n型导电衬底上同质外延生长了4H-SiC薄膜.光学显微镜和原子力显微镜测试结果表明外延层表面存在三角形、胡萝卜状等典型的4°偏轴外延缺陷及普遍的台阶形貌.通过优化外延参数,片内浓度均匀性（σ/mean）和厚度均匀性分别达到4.37%和1.81%.     

重掺砷衬底外延工艺研究

在重掺砷（As）衬底上生长外延层一直是外延工艺难点。外延工艺过程中由于衬底的掺杂浓度与外延层的掺杂浓度相差很大,自掺杂与固态外扩散现象严重,使得外延过渡区变宽,工艺很难控制。在确保外延层晶格结构完整、表面质量完美的前提下,适当增加外延生长速率、降低外延生长温度可减小自掺杂与固态外扩散的影响。结合多晶硅背封法、二步外延法等对工艺过程进行优化,可有效抑制自掺杂现象从而提高外延片的质量。     

SiO2衬底上外延横向覆盖生长单晶硅薄膜的研究

本文论述了SOI方法之一——ELO(外延横向覆盖生长)技术的特点和工艺方案。利用射频加热卧式常压外延设备进行了系统的工艺研究,重点探讨了如何提高ELO层的质量和如何减少单晶缺陷的问题。分别在10微米和15微米宽的SiO_2条状图形上生长出了硅单晶层,检测分析了ELO层的结构特性。基于ELO工艺的特点提出了利用HCl在位抛光减薄ELO层的工艺。     

碲镉汞外延用衬底材料的现状和发展

文章综合论述了碲镉汞外延用的衬底材料的现状,着重介绍了几种衬底材料CdTe、 Al2O3、GaAs、Ge、Si等的性能特点与各自的优缺点,评述了它们在碲镉汞外延中的使用情况,并对其未来的发展方向做出了预测。