一种过零脉宽检测QPSK全数字解调器及其FPGA实现

根据现代通信系统中调制解调技术全数字化的发展趋势和FPGA的广泛应用,文章提出并实现了一种采用过零脉宽检测方法、以FPGA为硬件载体的全数字QPSK解调器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性.     

基于FPGA的全数字低中频QPSK调制解调器实现

本文给出了一种基于FPGA的全数字低中频四相相移键控(QPSK)调制解调器实现方案，通过硬件实现证明了本方案的可行性。     

宽带OFDM系统定时同步的硬件实现

针对宽带OFDM系统中的定时同步问题，提出了一种基于DSP和FPGA混合结构的硬件实现方案。相对于全FPGA的实现方案，该方案具有资源消耗少，定时精度高等一系列特点，并且具有灵活的可扩展性，可以满足多种通信协议的定时同步实现。在无线环境下的实验结果验证了该方案在实际系统中的可行性，以及优良的定时和调整能力。     

全数字64QAM调制器的FPGA实现

通过对QAM调制原理的分析,提出了一种基于FPGA全数字64QAM调制方案,该方案采用Verilog HDL硬件描述语言进行模块设计。文中对其主要模块进行了详细分析,并给出了各模块的仿真图,以正确实现全数字64QAM调制。     

基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现

针对高速率QPSK数据传输链系统,比较分析了数字中频接收与零中频接收的优、缺点,并提出了一种基于多相滤波的宽带中频正交采样数字零中频接收方案。基于FPGA对此数字零中频正交变换方案进行了实现和验证,同时,对一种全数字零中频QPSK信号的高速解调算法及其FPGA硬件实现进行了介绍。     

基于FPGA的全数字锁相环设计研究

介绍了一种基于FPGA(现场可编程门阵列)的全数字锁相环设计方法与性能研究, 详细叙述了基于FPGA的全数字锁相环系统的硬件设计构成和软件构建思路,并运用VHDL硬件描述语言实现了全数字锁相环系统,给出了电路系统的仿真结果.通过仿真结果对锁相环系统进行了简要的性能分析.     

软判决Fano译码算法的FPGA实现

Fano译码算法一般采用软件实现,受制于计算机的结构,译码速度较慢。为大幅度提高译码速度,研究软判决Fano译码算法的全硬件实现方案,即采用AHDL（Ahera硬件描述语言）设计软判决Fano译码译码器,使用FPGA（现场可编程门阵列）予以实现。介绍了总体结构,重点描述构建Fano软判决译码器关键部件——状态机的设计。实测数据表明,在相同时钟频率条件下,软判决Fano译码算法的全硬件实现比软件方案至少快20倍。     

基于FPGA实现的任意波形产生器

介绍了DDS的原理和FPGA的特点，并在此基础上描述了基于FPGA的DDS的硬件和软件设计方案。     

基于FPGA的Turbo译码交织器设计

介绍了一种Turbo译码交织器的现场可编程门阵列（Field Programmable Gate Array，FPGA）硬件实现方案，将交织算法的软件编程和FPGA内部的硬件存储块相结合，有效地降低了译码器的硬件实现复杂度，减小了译码延时，并且给出了具体的译码器内交织器FPGA实现原理框图。     

利用Altera增强型配置片实现FPGA动态配置

在当今复杂数字电路设计中,大多采用以"嵌入式微控制器 FPGA"为核心的体系结构.提出了一种对现有传统FPGA配置方案硬件电路稍做调整并增加部分软件功能,即可实现FPGA动态配置的方案.该方案的可行性和实用性已在实际系统中得到验证.     

基于FPGA的数字电子钟设计

采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.     

基于FPGA的多功能数字钟设计

文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能,能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并在FPGA硬件开发板上进行测试,实验证明该设计方案切实可行,对FPGA的应用和数字钟的设计具有一定参考价值。     

基于FPGA的数字日历设计

介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。     

用FPGA实现数字语音系统中的VGA控制器

介绍了用FPGA代替显示器控制器(CRTC),并用VHDL产生VGA时序信号的详细方法,从而完成了用FPGA实现数字语音系统中的VGA控制器的设计方案.这种设计方法已经应用于数字语音系统的显示部分.     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统( JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列( FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

基于VHDL的MFSK调制电路设计与仿真

在数字通信系统中,数字调制与解调技术占有非常重要的地位。随着FPGA技术的发展,数字通信技术与FPGA的结合体现了现代数字通信系统发展的一个趋势。文介绍了MFSK调制解调的原理,并基于VHDL实现了MFSK调制电路设计,仿真结果表明设计方案是可行的。     

基于软件无线电的DS/DQPSK调制解调器

一种基于软件无线电的数字DS/DQPSK调制和解扩解调器的FPGA实现方案。采用了调制前的基带成形处理、正交调制、数字匹配滤波解扩和延时差分解调等技术,直接对中频模拟已调信号进行带通采样,然后使用FPGA进行数字信号处理,完成基带数据的解扩解调以及基带时钟提取,不需要进行数字下变频,也不需要进行伪随机码同步捕获和载波提取,简单易行,具有一定的新意和较高的实用价值。     

双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

基于软件无线电的伪卫星接收机的设计与实现

提出了基于软件无线电的伪卫星接收机的数学模型和数字平台实现的两种方案：DDC＋DSP方案和FPGA＋DSP方案。通过对这两种方案的比较,得出在伪卫星接收机数字平台的设计中应采用FPGA＋DSP方案。