基于单片机的实时时钟设计

分析了基于单片机的实时时钟系统设计;设计了51单片机最小系统与时钟芯片的硬件连接;采用I2C接口实现实时时钟芯片PCF8653与MCU的通信连接;给出了对PCF8653的读写模块控制子程序.     

基于FPGA的图像处理系统研究

本文结合图像处理系统发展现状，分析了基于FPGA控制解码编码芯片的围像增强系统的处理过程。并着重介绍了I^2C的配置流程，采用VHDL语言对全功能的I^2C总线控制器在FPGA内部进行了硬件IPcore实现．系统工作比较稳定．在显示器上得到的增强图像也比较理想。     

带I~2C接口的光栅信号采集系统

辨向细分电路在工业控制中有着广泛的应用。以FPGA为载体,利用其低成本、高密度及可在线修改的特点,设计了一个光栅尺信号的细分、辨向与计数系统。对于此系统接口的设计,因为目前I2C总线已经成为业界嵌入式应用的标准解决方案,所以利用有限状态机设计了一个I2C接口,使系统作为一个I2C从器件与外界进行通信。此系统已通过仿真验证,运行稳定。     

基于I2C总线的存储器研究与分布式测温系统应用

文章介绍了分布式测温系统结构以及应用I^2C总线接口芯片设计存储器电路,I^2C总线采用两线制,由数据线SDA和时钟线SOL构成。文中说明I^2C总线特点和寻址方式。对I^2C总线数据传送的过程进行了详细阐述。分析了I^2C总线启动与结束时序,解释了数据传送过程中应答信号与非应答信号的处理。并指出了程序设计中应答信号与非应答信号容易产生错误的地方。给出了I^2C总线E^2PROM芯片与单片机的硬件连接。对I^2C总线E^2PROM芯片的软件编程进行了详细描述,阐述了E^2PROM芯片的写入程序设计以及连续读取程序设计。文中基于I^2C总线存储器电路连接与软件编程已经成功应用于分布式测温系统中,实现了正确存储报警信息的功能。     

多频连续波雷达自适应数据采集系统设计

目前应用于雷达的数据采集系统应用环境单一,不能满足宽领域的应用需求.一种基于FPGA和I2C总线的多路自适应采样系统既可以用于多频连续波雷达数据采集系统中,又适用于常规工业领域中的数据采集.将采样帧数据存入E2PROM并通过FPGA与E2PROM接口设计实现了多路数据采样率可编程方法,并提出了一种基于FPGA片上集成的高速FIFO实现采集数据的高速缓存.由于采样率由程序控制,因此该方案具有较强的灵活性,已成功应用于实际系统.     

基于I2C总线的多路温度测量系统

多路温度测量系统的信号处理单元采用飞利浦公司带有I2C总线的单片机P87LPC764,温度信号由DALLAS公司生产的带有I2C总线接口的数字式温度传感器DS1621采集后直接转换为数字信号通过串行数据(SDA)和串行时钟(SCL)二线传入单片机,通过单片机进行数据分析,整理后传输至带有I2C总线接口LED驱动控制器件显示被测温度值.     

DSP与标准I2C总线的接口设计

主要关注TNS320C54X DSP作为单一主芯片提供标准I2C总线接口。依照本设计TMS320C54X DSP可以简单地实现与I2C总线芯片的的互连。另外，为了实现I2C总线的通讯协议，需要加入一个缓冲芯片，使用一个时钟和一组McBSP．简要分析了标准I2C总线的时序特点，给出了与TMS320C54xDSP连接所需的各种子程序和设计中的注意事项。     

I2C总线器件与非I2C总线单片机之间数据传输的软硬件设计

随着计算机技术的发展，I^2C总线的应用越来越广泛。I^2C是一种简单、双向的二线制同步串行总线，它只需要两根线——串行数据线和串行时钟线就可以在总线与连接器件之间进行数据传送。在介绍了它的工作原理和特点的基础上，阐述了运用C语言模拟I^2C总线的程序设计方法，并以AT24C64为例介绍了它与非I^2C总线单片机89C2051之间接口的软硬件设计。     

基于STC12C5A60S2的100W小型风力发电系统设计

设计了一种100 W小型风力发电系统,以STC系列单片机STC12C5A60S2作为核心处理器,结合多种传感器,实现了对风向、风速、工作环境温度、风轮转速进行实时监控,并测量电路中的电流、蓄电池的电压等参数,实现蓄电池的充放电管理。     

基于FPGA对视频图像分割成像研究

文章采用A ltera公司的EP2C15A芯片设计了对图像的分割,利用乒乓操作原理对原始图像进行存储。首先介绍系统硬件组成结构,并分析其硬件原理,以四路视频分割图像为例,阐述了FPGA内部的软件设计。     

基于FPGA的Read First模式双口RAM数据延迟器的设计!

基于FPGA的双口RAM数据延迟器通常是在No Change模式下实现的,但在该模式下,系统的时钟频率需是信号频率的两倍。在Read First模式下实现了双口RAM数据延迟器,其系统时钟频率等于信号频率,从而降低了所需系统时钟频率,且该模式下的双口RAM数据延迟器节省了RAM块数量和逻辑单元等FPGA资源。     

基于ARM+FPGA的高速信号采集系统设计

本文提出了一种实现信号采集方案，介绍了由ARM处理器S3C241O和EP2C8 FPGA组成的高速信号采集系统的系统设计，并着重介绍前端硬件的设计，并就ARM处理器和FPGA的互联设计进行探讨。利用FPGA硬件控制A／D转换，达到了较好的效果，实现了信号的采集与存储。     

A high speed photon counter system for microwave mercury ion frequency standard

This report describes a high speed photon counter system for microwave mercury ion frequency standard based on a field programmable gate array (FPGA). A high speed comparator is chosen to convert analog signal to digital pulse. A circuit with low-voltage differential signaling (LVDS) receiver in FPGA is used to capture the rising edges of the pulses. In our experiment, the clock of the Altera FPGA EP4CE10E22C8N is 80 MHz which is easy for logic design, and the de-serialization factor of the LVDS receiver is 8, the measured minimum pulse width that can be correctly captured is about 1.67 ns. As a compact and low-cost module, the photon counter system is used for the microwave mercury ion frequency standard.     

基于FPGA电路重构技术的电子系统设计

文中通过应用实例详细地介绍FPGA电路重构技术。在充分了解FPGA的PS配置模式时序的基础上，用单片机AT89C51模拟实现PS配置时序，从而实现FPGA电路重构技术。文中给出了详细的系统硬件电路图和单片机程序流程图。为了说明电路重构技术，通过开关可以选择系统的两种不同的系统结构，分别是数字显示电子钟和18路电子抢答器，因而实现了系统硬件电路的重构。     

Portable Distortion Degree of Measuring Apparatus

Distortion is a technical indicator in the field of common voice signal processing.The design is a portable distortion degree tester,based on Field-Programmable Gate Array(FPGA,EP2C20)as the core,using harmonic analysis method which better solve the distortion problem of accuracy.It can achieve the signal transformation from the time-domain to the frequency-domain,and is widely used for signal spectrum analysis.All the components used in the design are low power,high performance,low drift and industrial grade components.The reference voltage sources of ADC and DAC have identical performance of high stability,high precision.The clock is the precise stable clock with FPGA temperature compensation.This project can get the cost-effective,high-precision,low power and portable design goals.     

基于线阵CCD的光谱信号高速数据采集系统设计

为了满足环境污染检测等工业实际应用的需要,便于系统的集成、降低成本,设计了一个基于FPGA和USB 2.0的线阵CCD光谱信号高速数据采集系统.以FPGA芯片EP2C20Q240作为采集系统的控制核心,USB 2.0芯片CY7C68013A作为数据传输通道与上位机实现通信,通过计算机软件进行光谱采集,并能实时控制CCD的积分时间和采集光谱的平均次数.实验表明:该系统高效、稳定,1 s采集250帧谱图,可广泛应用于CCD光谱的实时快速精确测量.     

实现高分辨力图像传感器高帧率输出的方法

论述了一种基于FPGA(现场可编程门阵列)的提高CMOS输出帧率的方法。高分辨力图像传感器的输出帧率只有十几帧/s甚至更低,系统将同一帧的图片重复输出,从而提高后续的输出帧率,使图像信号能够直接输出至VGA显示器。硬件电路使用图像传感器MT9D131、FPGA芯片CycloneⅡEP2C8Q208C8N和图像D/A转换芯片ADV7123组合,软件使用verilogHDL语言,将图像感应器得到的图像数据存入SDRAM(同步动态随机存储器),并将其转换为RGB格式的图像数据输出至图像D/A转换芯片ADV7123,同时在FPGA中设置写FIFO模块与读FIFO模块以避免跨越时钟域可能导致的工作不稳定的问题。     

Experimental results for low-jitter wide-band dual cascaded phase locked loop system

Jitter is a matter of great concern for high-speed digital designers because of its ability to degrade the overall; system performance. Designing a low-jitter and wide-band phase locked loop (PLL) system is of practical importance because of its application in high speed digital systems. This paper presents experimental results of a low-jitter wideband dual cascaded PLL system using a single crystal oscillator. The first PLL employs a voltage controlled crystal oscillator (VCXO) to eliminate the input jitter whereas the second PLL provides wide bandwidth. Field Programmable Gate Array (FPGA) is used to generate a jittered clock source which is then passed through the proposed system to achieve wideband and low-jitter signal. Experimental results are presented to validate the proposed technique for different carrier frequencies.     

基于FPGA的数字钟电路设计

数字钟是典型的电子电路的应用,而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台,进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作,比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。