High-k材料MOS器件的PISCES-Ⅱ模拟

High-k材料是指介电常数k高于SiO2的材料。使用Hihg-k材料做栅绝缘层，是减小MOS器件栅绝缘层直接隧道击穿（Direct Tunneling,DT)电流的有效方法。文章在二维器件模拟软件PISCES－Ⅱ中添加了模拟以high-k材料为栅绝缘层的MOS器件模型，并对SiO2和high-k材料的MOS晶体管器件特性进行了模拟比较，成功地验证了所加high-k材料MOS器件模型的正确性，改进后的PISCES－Ⅱ程序，可以方便地对以各种high-k材料为栅绝缘层的器件性能进行模拟。     

Si3N4栅MOS器件的隧穿电流模拟

随着MOS器件尺寸按比例缩小到亚100 nm时代,栅绝缘层直接隧穿(Direct Tunnel-ing,DT)电流逐渐增大.使用Si3N4材料作为栅介质,利用其介电常数高于SiO2的特性,可以在一定时期内有效地解决隧穿电流的问题.文章在二维器件模拟软件PISCES-II中首次添加了模拟高k材料MOS晶体管的器件模型,并对SiO2和Si3N4栅MOS晶体管的器件特性进行了模拟比较.     

纳米级MOS器件中电子直接隧穿电流的研究

文章从分析量子力学效应对纳米级MOS器件的影响出发,采用顺序隧穿理论和巴丁传输哈密顿方法,建立了纳米级MOS器件直接隧穿栅电流的计算模型。通过和实验数据的比较,证明了该模型的有效性。计算结果表明,在纳米级MOS器件中,采用SiO2作栅介质时,1.5 nm厚度是按比例缩小的极限。该计算模型还可以用于高介电常数栅介质和多层栅介质MOS器件的直接隧穿电流的计算。     

堆叠栅介质MOS器件栅极漏电流的计算模型

采用顺序隧穿理论和传输哈密顿方法并考虑沟道表面量子化效应,建立了高介电常数堆叠栅介质MOS器件栅极漏电流的顺序隧穿模型。利用该模型数值,研究了Si3N4/SiO2、Al2O3/SiO2、HfO2/SiO2和La2O3/SiO2四种堆叠栅介质结构MOS器件的栅极漏电流随栅极电压和等效氧化层厚度变化的关系。依据计算结果,讨论了堆叠栅介质MOS器件按比例缩小的前景。     

采用PECVD方法制作SiO2绝缘层的AlGaN/GaN MOS-HFET器件

为了进一步减小栅漏电,提高击穿电压,将MOS结构的优点引入ALGaN／GaN HEMT器件中,研制并分析了新型的基于AlGaN／GaN的MOS—HFET结构。采用等离子增强气相化学沉积（PECVD）的方法生长了50nm的SiO2作为栅绝缘层,新型的AlGaN／GaN MOS—HFET器件栅长1μm,栅宽80μm,测得最大饱和输出电流为784mA／mm,最大跨导为44．25ms／mm,最高栅偏压＋6V。     

用数值法分析TF-SOI-MOS管沟道区的电势分布

本文对 TF-SOI/MOS管,采取双栅极模型,用有限元和有限差分法分别求解沟道区的电势分布,得到了前栅(front gate)及背栅(back gate)MOS体电势二维分布.总结了指导TF-SOI-MOS 器件研制的要点.并对TF-SOI-MOS器件数值模拟方法进行了讨论.     

考虑量子力学效应的超薄栅氧nMOSFET's直接隧穿电流二维模型

研究了超薄栅氧MOS器件的直接隧穿(direct tunneling,DT)电流模型问题.利用修正的WKB近似方法(modified WKB,MWKB)得到电子隧穿栅氧的几率,利用修正的艾利函数(modified Airy function,MAF)方法计算得到在高电场条件下载流子的量子化能级,从而计算出在不同偏置条件下的DT电流.模型实现了nMOSFET's栅隧穿电流的二维模拟,可以模拟在不同栅漏偏置条件下的器件工作情况,具有较广泛的适用性.通过对比表明,本模型能够与实验结果很好地吻合,且速度明显优于数值方法.利用模型可很好地对深亚微米MOS器件的栅电流特性进行预测.     

考虑量子力学效应的超薄栅氧nMOSFET's直接隧穿电流二维模型

研究了超薄栅氧MOS器件的直接隧穿(direct tunneling,DT)电流模型问题.利用修正的WKB近似方法(modified WKB,MWKB)得到电子隧穿栅氧的几率,利用修正的艾利函数(modified Airy function,MAF)方法计算得到在高电场条件下载流子的量子化能级,从而计算出在不同偏置条件下的DT电流.模型实现了nMOSFET's栅隧穿电流的二维模拟,可以模拟在不同栅漏偏置条件下的器件工作情况,具有较广泛的适用性.通过对比表明,本模型能够与实验结果很好地吻合,且速度明显优于数值方法.利用模型可很好地对深亚微米MOS器件的栅电流特性进行预测.     

MOS器件的栅氧化层抗HPM击穿效应的研究

随着集成度的不断提高,集成电路的绝缘层越来越薄.如CMOS器件绝缘层的典型厚度约为0.1μm,其相应的耐击穿电压在80～100V间.当器件特征尺寸进人深亚微来时,栅氧化层厚度仅为数纳米,而器件工作的电源电压却不宜降低,这使栅氧化层工作在较高的电场强度下,栅氧化层的抗电性能成为一个突出的问题.往往一个能量不算大的电磁脉冲,就可以让集成电路的栅氧击穿,将直接导致MOS器件的失效.     

高温氧化对SiC MOS器件栅氧可靠性的影响

SiC金属氧化物半导体(MOS)器件中SiO2栅氧化层的可靠性直接影响器件的功能.为了开发高可靠性的栅氧化层,将n型4H-SiC (0001)外延片分别在1 200,1 250,1 350,1 450和1 550℃5种温度下进行高温干氧氧化实验来制备SiO2栅氧化层.在室温下,对SiC MOS电容样品的栅氧化层进行零时击穿(TZDB)和与时间有关的击穿(TDDB)测试,并对不同干氧氧化温度处理下的栅氧化层样品分别进行了可靠性分析.结果发现,在1 250℃下进行高温干氧氧化时所得的击穿场强和击穿电荷最大,分别为11.21 MV/cm和5.5×10-4 C/cm2,势垒高度(2.43 eV)最接近理论值.当温度高于1 250℃时生成的SiO2栅氧化层的可靠性随之降低.     

表面修饰的ZnPc薄膜晶体管性能研究

以热生长的SiO2作为栅绝缘层,酞菁锌(ZnPc)作为有源层,研究了具有十八烷基三氯硅烷(OTS,C18H37SiCl3)/SiO2双绝缘层结构的有机薄膜晶体管(OTFT)。实验表明,采用OTS可以有效地降低SiO2栅绝缘层的表面能并改善表面的平整度,器件的场效应迁移率提高了3.5倍,漏电流从10-9A降到10-10A,阈值电压降低了5 V,开关电流比从103增加到104。结果显示,具有OTS/SiO2双绝缘层的器件结构能有效改进OTFT的性能。     

采用PECVD方法制作SiO2绝缘层的AlGaN/GaN MOS-HFET器件

为了进一步减小栅漏电,提高击穿电压,将MOS结构的优点引入ALGaN/GaN HEMT器件中,研制并分析了新型的基于AlGaN/GaN的 MOS-HFET结构.采用等离子增强气相化学沉积(PECVD)的方法生长了50 nm的SiO2作为栅绝缘层,新型的AlGaN/GaN MOS-HFET器件栅长1 μm,栅宽80 μm,测得最大饱和输出电流为784 mA/mm,最大跨导为44.25 ms/mm,最高栅偏压+6 V.     

磁控溅射法制备复合绝缘层的薄膜晶体管

研究了磁控溅射法制备的复合绝缘层结构的有机薄膜晶体管.该器件是以酞菁铜(CuPc)作为有源层,SiO2/Si3N4/SiO2复合绝缘层和单层SiO2为绝缘层来进行对比研究的.结果显示与单层SiO2绝缘层的器件相比,具有复合绝缘层的器件结构能有效改进有机薄膜晶体管的性能.同时发现,不同厚度的SiO2/Si3N4/SiO2复合绝缘层对晶体管的性能也有影响,绝缘层太厚,感应电流小;绝缘层太薄,器件容易被击穿.     

具有双绝缘层和修饰电极的薄膜场效应晶体管

研究了具有OTS/SiO2双绝缘层结构及MoO3/Al电极结构的有机薄膜晶体管.器件是以热生长的Si02作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.OTS/SiO2双绝缘层的结构提高了器件的场效应迁移率和开关电流比,降低了阈值电压.实验表明在同样的栅极电压下,具有MoO3/Al电极的器件和金电极的器件有着相似的源漏输出电流.结果显示具有OTS/SiO2双绝缘层及MoO3/Al电极结构的器件能有效改进有机薄膜晶体管的性能.     

具有双绝缘层和修饰电极的薄膜场效应晶体管

研究了具有OTS/SiO2双绝缘层结构及MoO3/Al电极结构的有机薄膜晶体管.器件是以热生长的Si02作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.OTS/SiO2双绝缘层的结构提高了器件的场效应迁移率和开关电流比,降低了阈值电压.实验表明在同样的栅极电压下,具有MoO3/Al电极的器件和金电极的器件有着相似的源漏输出电流.结果显示具有OTS/SiO2双绝缘层及MoO3/Al电极结构的器件能有效改进有机薄膜晶体管的性能.     

具有无机有机双绝缘层和修饰电极的薄膜晶体管

研究了有机薄膜晶体管器件.器件是以热生长的SiO2作为有机薄膜晶体管的栅绝缘层,酞菁铜作为有源层的.实验表明采用一种硅烷耦合剂-十八烷基三氯硅烷(OTS)修饰SiO2可以有效地降低栅绝缘层的表面能从而明显提高了器件的性能.器件的场效应迁移率提高了2.5倍、阈值电压降低了3 V、开关电流比从103增加到104.同时我们采用MoO3修饰铝作为器件的源漏电极,形成MoO3/Al双层电极结构.实验表明在同样的栅极电压下,具有MoO3/Al 电极的器件和金电极的器件有着相似的源漏输出电流Ids.结果显示具有OTS/SiO2双绝缘层的及MoO3/Al 电极结构的器件能有效改进有机薄膜晶体管的性能.     

功率集成电路TID加固环栅器件研究现状综述

总结了标准工艺下功率集成电路中总剂量辐射(TID)加固环栅MOS器件与环栅功率器件的研究现状,归纳了不同结构形态的环栅器件的性能优劣,推荐8字形环栅MOS器件、华夫饼功率器件及回字形LDMOS器件结构用于功率集成电路的TID加固设计。同时,阐述了现有环栅MOS器件等效W/L的建模情况,提出保角变换是环栅MOS器件等效W/L精确建模的重要方法,最后还给出了环栅器件建库的基本流程。     

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。     

栅隧穿电流分量研究

MOS器件尺寸缩减,导致栅氧化层厚度急剧减小,引起栅隧穿电流的迅速增大,对MOS器件特性产生了很大影响。该文基于此,重点分析和研究了栅隧穿电流分量及其特性,并针对四端MOS器件给出了相应的栅隧穿电流分量测试原理及构思。     

绝缘层材料及结构对薄膜晶体管性能的影响

基于半导体仿真软件Silvaco TCAD对薄膜晶体管(TFT)进行器件仿真,并结合实验验证,重点分析不同绝缘层材料及结构对TFT器件性能的影响。仿真及实验所用薄膜晶体管为底栅电极结构,沟道层采用非晶IGZO材料,绝缘层采用SiN_x和HfO_2多种不同组合的叠层结构。仿真及实验结果表明:含有高k材料的栅绝缘层叠层结构较单一SiN_x绝缘层结构的TFT性能更优;对SiN_x/HfO_2/SiN_x栅绝缘层叠层结构TFT,HfO_2取40nm较为合适;对含有高k材料的3层和5层绝缘层叠层结构TFT,各叠层厚度相同的对称结构TFT性能最优。本文通过仿真获得了TFT性能较优的器件结构参数,对实际制备TFT器件具有指导作用。