同步任意值计数器的设计

多值计数器的设计与二值计数器的设计不相同,因为一般多值触发器本身并不具有多值计数功能,所以多值计数器的设计首先要解决如何实现一位多值计数器的计数问题;另外要解决如何实现多位计数器的低位向高位的进位问题.此外,还介绍了几种具有代表性的四值计数器的设计,其方法可适用于任意值计数器的设计.     

三值绝热计数器的开关级设计

为了降低多值逻辑电路的功耗,采用开关级设计技术设计一种新型三值绝热计数器.该方案以电路三要素理论为指导,并通过对多值计数器结构及工作原理的分析,分别推导出构成三值绝热计数器的三值绝热触发器、三值绝热正循环门、三值绝热进位电路的开关级函数表达式,利用具有不同阈值的NMOS管和交叉存贮型结构实现相应的电路.将所设计的计数器进行PSPICE模拟,结果表明,三值绝热计数器具有正确的逻辑功能及明显的低功耗特性.     

与8位微处理器系统连接的计数器IP核的设计

针对工业上对计数器的需求以及计数器扩展存在的问题,充分应用FPGA的并行处理功能,提出了一种模块内部串行处理,各模块间并行执行的计数器IP核的设计方法;设计了系统的电路结构,指令格式,并行处理模块电路和串行处理流程程序,研制的计数器IP核为具有多达14个16位或6个32位的计数器,能够自动重新装载计数参数,选择计数输入脉冲滤波参数等功能.经仿真验证了研制的计数器IP核功能的正确性.     

基于PSOC的通用计数器设计

介绍一种以PSOC为核心组成的通用计数器的设计.PSOC是一种带有PLD的具有图形编程功能的ARM Cortex M3核的混合微处理器.利用PSOC的定时器和计数器,设计一款多功能通用计数器.该通用计数器在PC机上用Visual Bsaic 2008设计人机交互界面,通过USB接口连接PSOC测量模块,实现频率、频率比...     

多位任意进制同步计数器快速设计法

本文提出一种多位任意进制同步计数器的快速设计法,又叫公式设计法,它是在典型设计法的基础上采用统计归纳法得到的,经过验证说明是正确的。我们知道,七位以上的同步计数器,采用典型设计法就显得十分麻烦甚至不可能了。公式设计法却适用于任意多位任意进制同步计数器的设计,它还具有快速、简便和准确等优点。     

基于改进型DDS的函数发生器设计

为方便地实现各种复杂波形的调频、调幅和调相功能,基于STC12C5A16S2单片机和改进型DDS设计了函数信号发生器。系统以AD9850芯片、计数器CD4024和双端口RAM为核心,用计数器寻址结构取代传统DDS中的累加式寻址结构,实现了波形数据的自动输出。通过AD9850与DAC两级控制相结合,实现了输出波形频率、幅值的步进可调。利用系统固化的标准波形表以及波表生成算法,有效地解决了相位调节与任意波形表的生成问题。实验结果表明,该系统结构紧凑、电路简单,具有输出波形任意化的特点。     

全状态移位型计数器

针对移位型计数器存在状态利用不足这一问题,提出了全状态移位计数器。从四位扭环移位计数器状态图中两个有效循环出发,分析了四位全状态移位计数器的设计。通过讨论拆环、链合形成具有移位转换规律的完全状态图,得到四位全状态移位计数器反馈函数卡诺图以及反馈函数表达式,并给出了任意位全状态移位计数器反馈函数一般表达式。     

可变性能位同步电路的设计及其实现

介绍了传统的数字锁相环提取位同步信号的原理,提出了一种改进的可变性能位同步电路FPGA实现方法,该方法首先通过相位比较器得到接收码元序列与本地位同步信号之间的相位差,根据相位差来控制K计数器的计数,由计数器去控制减加脉冲数.通过设置计数器的K值,可改变电路的最大相位误差及同步建立时间等性能.     

基于74LSl61的扭环形计数器自启动设计

为探索MSI（MediumScaleIntegratedcircuit）可编程计数器进行非常规使用改变应用方向的逻辑修改技术,探讨了基于74LSl61的扭环形计数器自启动设计问题,提出了MSI可编程计数器改变应用方向的逻辑修改方法。通过对可编程计数器74LSl61的状态输出进行逻辑修改改变计数规律,将状态输出反馈到预置数输入端,实现“次态=预置数”的时序关系,并进行自启动逻辑修改设计。可实现扭环形计数器自启动设计,从而实现逻辑功能扩展,简化了扭环形计数器的设计过程。     

基于修改法的同步计数器的设计

针对同步计数器一般设计方法设计过程繁琐、计算推理步骤多、容易出错、学生不易掌握等问题,提出了一种基于修改法的同步计数器的设计.在同步二进制计数器连接规律的基础上,通过改动部分触发器的驱动方程可以修改电路状态转换的顺序,从而得到所要设计的计数器.