FPGA和以太网的实时视频图像传输系统

<正>为了实现对高清视频图像的实时稳定的传输,基于当前成熟高速可靠稳定的以太网,结合具有强大并行处理能力的FPGA设计了一种基于FPGA和以太网的实时视频传输系统。该系统主要采用了Altera公司的Cyclone Ⅳ系列FPGA开发板,OV5640摄像头作为视频图像数据采集口,数据通过SDRAM读写FIFO,写入读出SDRAM,以太网数据通信模块读出数据后进行数据格式封装,经过RJ45以太网接口,最终视频图像在显示器上显示。     

一种基于FPGA的多路视频网络监控系统设计

针对市场对小型化、嵌入式、大场景视频监控的需求,设计一种基于FPGA的多路视频网络监控系统。该系统主要由摄像头采集模块、数据处理模块、缓存模块和以太网传输模块组成,通过TW2867芯片同时采集4路视频送入FPGA进行通道分离和视频格式转换,再利用DDR2高速存储多路视频数据,最后通过编程控制以太网收发器传输控制器RTL8211EG实现了视频数据的网络传输。视频监控终端可以通过网络接收视频流并进行实时显示,结果表明,该系统具有集成度高、体积小、实时性强、传输速度快等优点。     

一种延长DVI高清视频信号传输距离的方法

针对DVI高清视频传输距离短的问题,提出了一种利用千兆以太网物理层协议进行点对点低延时传输的方法。该方法通过对DVI视频的采集,并通过一种改进的低复杂度压缩算法,压缩后的数据利用千兆以太网底层协议的ARP包承载数据传输,从而实现实时点对点传输。用此方法可使高清DVI信号延长传输到100 m以上,满足了工程中对高清视频远程实时监控的要求。     

T4快速以太网HUB数据转发器设计及FPGA实现

用VHDL语言设计了100BASE-T4快速以太网HUB中数据转发器电路；分析了基于CSMA／CD协议的T4快速以太网HUB物理子层数据编码和传输机制；硬件结构包括端口控制电路、仲裁电路、时钟多路选择器电路、FIFO电路、核心控制电路、标志生成输出多路选择器电路；用MAX＋PLUSⅡ软件进行了仿真调试和器件下载测试，结果表明该电路系统实现了数据转发目的并且满足CSMA／CD物理子层协议的要求。     

多路SDI信号单波长无损光传输

针对目前市场上越来越多针对SDI信号的应用需求,提出了多路SDI电信号单波长光纤传输的实现方案,就方案中出现的由于FIFO“写满”或“读空”引起的SDI信号传输误码,提出了一种基于FPGA内部PLL的可控时钟,利用该时钟作为FIFO的读时钟,实现SDI信号无损传输。     

基于CPCI的多路E1传输以太网研究

目前大部分IP转E1设备还没有紧致型外围器件互联接口（CPCI）,这里采用RC6105作为多路E1传输以太网的转换芯片,提出了一个带CPCI接口的四路E1传输一路以太网数据的设计方案,使设备通过CPCI总线与工控机无缝连接。介绍了基于CPCI的多路E1传输以太网的整体解决方案,涉及到网络物理接口器件（PHY）和介质访问控制器（MAC）的标准媒体独立接口（MII）连接,帧映射通用成帧规程、以太网帧封装映射及重组还原问题。     

基于FPGA+ARM的多路光栅数据采集系统设计

为实现对多路光栅数据进行高速采集以及远程传输,设计了基于FPGA+ARM架构的光栅数据采集系统。该系统以现场可编程逻辑门阵列(FPGA)实现对多路光栅数据同时进行高速采集、存储和传输,以ARM微处理器为核心,实现数据处理和以太网传输功能,通过对以太网协议栈的移植,实现了与PC端以TCP/IP协议完成以太网通信。通过实验验证,证明该系统具有良好的准确性和稳定性,可以满足光栅数据采集及传输的要求。     

基于DM642的视频音频监控系统设计

为实现视频音频数据的实时采集传输,提出了一种基于DM642的视频音频监控系统的设计方案。硬件上,利用DM642丰富的外设资源,完成了视频输入、输出模块,音频输入输出模块和以太网接口模块的设计。软件上,基于DSP/BIOS实时操作系统,实现对视频音频数据的管理和控制,并构建Web服务器,用户可通过浏览器访问系统,实现远程监控。测试结果表明,该系统性能稳定,符合设计要求。     

FPGA平台的实时全景视频系统设计

本文提出并实现了一种基于FPGA的全景视频处理系统设计方案。该系统采用Xilinx Spartan-6 FPGA全硬件单片方式实现,包括5个摄像头的图像采集、图像预处理、图像校正、全景拼接、视频压缩、以太网传输、HDMI显示等模块,达到了360度全景视频高质量、高分辨率、实时性的要求。     

基于VHDL的100BASE-T4 HUB转发器设计及FPGA实现

设计了T4快速以太网HUB中数据转发控制系统电路；分析了基于CSMMCD协议的100BASE-T4快速以太网HUB物理子层数据编码和传输机制：用VHDL语言设计了硬件电路，具体包括端口控制电路、仲裁电路、对钟多路选择器电路、FIFO电路、核心控制电路、标志生成输出多路选择器电路：用MAX PLUSⅡ软件进行了仿真调试和器件下载测试．结果实现了CSMMCD物理子层协议，同时表明采用VHDL设计电子系统具有调试方便、快捷有效的特点。