平板显示系统分形扫描模型的IP核实现

 本文论述了最优扫描结构的分形理论模型到通用逻辑算法的推导、分形扫描方法在平板显示灰度控制中的关键技术研究及IP核构造.根据建立的平板显示器(FPD,Flat Panel Display)分形扫描核心模块架构,导出相应的n位分形扫描的递推结构及硬件逻辑实现模型,然后研究每个扫描时间对应的子空间码和位码序列的生成及逻辑实现,其中采用格雷编码定位器优化策略生成子空间码序列,可简化硬件逻辑、提高系统的抗干扰能力.在此基础上设计了适合各种灰度等级的、具有自主知识产权的分形扫描软核,仿真结果证明所设计的IP核达到预期目标,可嵌入于FPD扫描控制器中,有效提高了灰度扫描的利用率和和FPD画面质量,更重要的是使具有自主知识产权的平板显示器分形扫描方法得以工程实现.     

基于分形IP核的平板显示控制器设计与应用

论述了基于分形IP核的平板显示(FPD)控制器的设计与工程实现,所设计的分形扫描控制器可用于LED、OLED、TFT-LCD等平板显示器;平板显示系统由多媒体视频显示卡、以太网视频发送卡、分形扫描控制器及显示屏四大部分组成。使用高速以太网的物理层协议技术取代传统多芯差分长线数据传送,具有高速、长距离传输的优点;扫描控制器用FPGA实现,有效提高了成像灰度等级和画面质量。通过LED平板显示器的设计与实现,说明分形扫描IP核在FPD产业应用的可行性,以及对平板显示系统灰度等级、帧频等参数提高的贡献度。     

平板显示系统的最优扫描结构及分形模型

本文首次将分形原理应用于平板显示系统灰度图像的扫描映射,提出了平板显示系统灰度图像的最优扫描结构及分形模型,以解决平板显示系统扫描形成灰度图像过程中的时间冗余问题.将显示系统的数字显示存贮空间分切成若干个具有不同时间维数的空间划分,在此基础上导出"空间划分"和"时间灰度分形"拓扑结构的分形扫描模型及FPD离散空间的分形维数,然后根据分形模型对每一维空间划分实施自相似时间灰度分形扫描.文中从理论上证明了该模型的最优性,推导了超高显示灰度与帧频的关系,并用实验结果证明该方法可在不改变扫描频率的前提下可提高平板显示系统扫描效率及成像质量.     

平板显示分形扫描的伽马校正

传统的平板显示灰度扫描方法存在扫描效率不高的问题,分形扫描方法作为一种全新的平板显示扫描方法有效解决了这一问题,扫描效率达到100%,为平板显示尺寸提升和高灰度级显示提供了一种解决方法。文章设计实现了带伽马校正的分形扫描显示控制系统,该设计从平板显示特性和人眼视觉特性两方面入手讨论伽马校正过程,通过查找表的方式实现伽马校正功能,最后通过1 280×1 024分辨率平板显示器中的一个32×32像素子阵列作为显示窗口对文中提出的方法进行验证。理论和实验结果表明文中提出的校正方法可使平板显示效果更佳。     

平板显示器件通用驱动电路IP核的设计

介绍了一种全新的平板显示器件通用驱动电路IP核的总体设计。采用自顶向下的设计方法将其划分为几个主要模块，并分别介绍各个模块的功能，用VHDL语言对其进行描述，并用FPGA实现。通过仿真验证，该IP核具有良好的移植性，规模可调，可用于多数不同种类和不同规模的平板显示器件。     

基于IP核实现PTN设备的多链测试

从PTN设备的设计挑战出发,介绍了IP核和基于IP核(BSCAN2)的多边界扫描链路实现方式,并对其应用提出了改进。     

IP核的复用设计

作为SOC技术的关键,可复用的IP核成为设计者迎接这个挑战的有力武器。IP核的复用技术已经制订了一系列的工业标准和数据格式,相信它必将成为2000年初芯片设计工业的强大动力。     

基于FPGA和Matlab的IP核设计方法

为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点.     

基于VerilogHDL的IP核参数化设计

指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系.在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP.IP核由VerilogHDL和ECP扩展的语句混合编程,经ECP处理后生成VerilogHDL源文件.应用该方法后,提高了Ver-ilogHDL在描述功能、性能、结构及优化策略等参数化的复杂模型时所需要的灵活性,增强了VerilogHDL的建模能力.作为一个IP核参数化设计的实例,介绍了C*Core系统中断控制IP的参数化设计过程,给出了FPGA验证的结果.     

基于IP核的加油机编码器芯片设计

描述了一种基于微处理器IP核的加油机编码器芯片的设计.从扩展微处理器的在线调试功能、Flash接口设计、标准外设接口和中断管理等几个方面,详细讲述了该芯片的设计要点;芯片设计完成后,经过FPGA验证和ASIC实现.该芯片具有功能齐全、便于移植、可灵活配置等优点.     

基于DA算法的1-D DCT IP核结构设计

提出了一种基于DA(Distributed Arithmetic)算法的1-D DCT IP核结构.该结构采用无乘法器的结构设计:为提高速度,设计了两位串行分布算法结构,并对数据采用流水线方式进行处理;为减小面积,采用了OBC编码方式进行查表,将ROM的大小表由2N减小到2N-1.最后给出了FPGA实现和仿真结果,验证了该设计的正确性,满足了数据处理的实时性要求.     

一种基于AHB总线的DESIP核设计

设计了一款带有通用AHB总线从机接口的DES IP核,能在500MHz频率的总线下很好地工作,DES模式下加、解密转换速率可达到1.6Gb/s,3DES模式下加、解密转换速率可达到615Mb/s.用VCS软件仿真并用DC软件综合后结果均符合设计要求.     

基于VHDL的哈夫曼编码器的IP核设计

哈夫曼编码是JPEG编码的一个重要的组成，他广泛用于各种多媒体设备中．本文通过一个简单的哈夫曼编码器IP核的设计，研究和实现了基于FPGA的多媒体压缩技术。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于IP核的PCI接口FPGA设计实现

采用IP核的设计方法,将外设组件互连标准(PCI)总线接口与具体功能应用集成在一个FPGA上芯片,提高了系统的集成度。在对PCI IP核进行概述的基础上,介绍了IP核的设计方法,实现了PCI总线接口,并设计DMA控制器解决了接口和主机间的数据传输瓶颈问题,最后说明了驱动程序的设计方法。通过在PCI机箱的实验测试,设计在功能和时序上均符合PCI技术规范,而且硬件工作稳定可靠,达到预期目标。     

基于IP核的Viterbi译码器实现

Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Viterbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了Viterbi译码的基本过程,接着根据Viterbi译码器IP核的特点,分别详细介绍了并行结构、混合结构和基于混合结构的增信删余3种Viterbi译码器IP核的主要性能和使用方法,并通过应用实例给出了译码器IP核的性能仿真。     

基于多级协同混淆的硬件IP核安全防护设计

传统硬件混淆从物理级、逻辑级、行为级等进行单层次混淆,没有发挥多级协同优势,存在安全隐患.该文通过对物理版图、电路逻辑和状态跳变行为的关系研究,提出多级协同混淆的硬件IP核防护方法.该方案首先在自下而上协同混淆中,采用虚拟孔设计版图级伪装门的方式进行物理-逻辑级混淆,采用过孔型物理不可克隆函数(PUF)控制状态跳变的方...