基于FPGA的CMOS图像传感器驱动电路设计

提出了一种基于现场可编程门阵列(Field Progammable Gata Array,FPGA)的图像实时采集和显示的驱动电路设计方案.该方案采用了Omni Vision公司的OV7670 CMOS图像传感器,选用Altera公司Cyclone II系列EP2C8Q208C8N作为逻辑控制芯片FPGA,构建了图像传感器驱动电路,并用Modelsim进行仿真验证.仿真结果表明,系统能够很好地满足设计时序要求,并输出稳定的图像.     

基于FPGA和传统示波器的多路数字波形显示技术

本文介绍利用FPGA在普通示波器上显示多路数字信号波形的设计思想,以及在Altera公司 的FPGA器件(FLEX EP10K10)上的实现过程。     

基于DE2和FPGA的DDFS设计

基于DE2系统和QuartusⅡ软件,设计直接数字频率合成技术(Direct Digital Frequency Synthesizer,DDFS)的FPGA原型系统.设计中以VHDL实现DDFS所需的关键功能模块;将任意波形数据储存于定制的波形存储器中;利用嵌入式锁相环和分频器调节时钟频率;利用DE2中ADV7123内含的D/A转换器周而复始地将存储器内数字信号转换为波形模拟信号输出.仿真和实测表明了该设计的有效性和准确性,希望成为进一步深入研究和深化EDA实验教学环节的有效向导.     

基于FPGA的可信平台模块攻击方法

为测试可信计算平台的安全性,提出了一种使用现场可编程门阵列(field program gate array,FPGA)搭建监控平台,针对可信平台模块被动工作模式的特点,采用监听、篡改和伪造输入数据等手段对可信平台模块进行攻击,达到攻击可信计算平台的目的.实验结果证明,现有可信计算平台存在中间人攻击的安全隐患.     

基于FPGA的背包问题的求解

采用Handel-C语言对基本遗传算法和改进的遗传算法进行编程来求解背包问题,并且给出了应用这两个算法的具体步骤.通过对实例仿真实验,改进的遗传算法明显提高了算法的全局搜索能力和收敛速度,验证了算法的有效性,并且最终在FPGA上实现对背包问题的求解.     

数字滤波器的FPGA实现

现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用     

基于FPGA的高性能CMOS图像采集系统设计

针对高性能CMOS图像传感器数据传输速度快、数据量大的特点,为了满足高性能图像采集系统的设计要求,基于高性能CMOS图像传感器CIS2521芯片,通过研究图像传感器芯片的工作方式及驱动控制特点,设计了一套以FPGA芯片作为控制核心处理器件,搭载CameraLink作为传输接口,以此来实现对高速图像数据的采集、缓存和传输等功能,为此本文给出了详细的硬件设计和实验结果验证。实验结果表明:该系统具有高性能、速度快、体积小、重量轻、速度快、集成度高等优点。     

可开窗口的大面阵CMOS相机设计

为了满足国内相机市场对大视场和设置开窗的要求,设计了基于GMAX0505图像传感器的大面阵科学级CMOS相机.此相机系统包括光电转换单元、基于FPGA的控制及数据采集单元、Cameralink输出单元与电源转换单元.FPGA功能模块主要包括SPI配置模块、时钟模块、数据采集模块、Cameralink数据转换模块、串口通信模块.详细介绍了CMOS相机系统的整体结构和电路设计,实现了大面阵相机开窗口的功能.经实验测试,该相机设计方案合理,整体运行稳定,与计算机进行通信正常,可输出最大5120×5120的高分辨率图像,且可以开窗口输出,满足科研项目要求.     

基于FPGA的RF无线通信技术的研究及实现

详细阐述了基于FPGA的RF无线通信技术的原理及硬件设计.从系统的角度提出RF无线通信的完整设计方案,给出了基于Cyclone II芯片的Nios II的RF无线通信模块框图.实验结果表明,采用ALTERA的Cyclone II芯片设计实现RF无线通信具有明显优势.     

基于FPGA的人体行为识别系统的设计

为实现边缘端人体行为识别需满足低功耗、低延时的目标,本文设计了一种以卷积神经网络(CNN)为基础、基于可穿戴传感器的快速识别系统.首先通过传感器采集数据,制作人体行为识别数据集,在PC端预训练基于CNN的行为识别模型,在测试集达到93.61%的准确率.然后,通过数据定点化、卷积核复用、并行处理数据和流水线等方法实现硬件加速.最后在FPGA上部署识别模型,并将采集到的传感器数据输入到系统中,实现边缘端的人体行为识别.整个系统基于Ultra96-V2进行软硬件联合开发,实验结果表明,输入时钟为200 M的情况下,系统在FPGA上运行准确率达到91.80%的同时,识别速度高于CPU,功耗仅为CPU的1/10,能耗比相对于GPU提升了91%,达到了低功耗、低延时的设计要求.     

基于FPGA的精确时钟同步方法

为实现分布式系统高精度同步数据采集和控制的实时性要求，提出了一种基于工业以太网的分布式控制系统时钟硬件同步方法.基于高速数字逻辑硬件方法解析IEEE1588时间同步协议，采用硬件描述语言（VHDL）和现场可编程逻辑门阵列（FPGA）设计时间戳截获、晶振频率补偿、时钟同步算法等模块，为嵌入式实时控制系统构架高精度的硬件时钟同步方案，该方法解决了传统的基于嵌入式软件的时钟同步方案中时间戳不稳定、同步精度低等问题.对基于工业以太网的分布式控制系统进行了动态测试验证，实际测试数据表明系统各节点达到了亚微秒级的时钟同步精度，长期运行结果验证了系统同步精度的稳定性.     

基于Lorenz系统的离散分析与FPGA实现

以现场可编程门阵列(field-programmable gate array,FPGA)和IEEE754标准为基础,设计出能产生Lorenz混沌信号的数字电路. 首先,根据Euler法、Runge-Kutta法,分别将系统方程离散化. 然后,利用Verilog HDL语言编写程序,运用Xilinx软件、Modelsim软件将程序综合、编译、检测. 最终,将生成的bit文件烧录到FPGA中,通过示波器观测系统的混沌态与非混沌态. 对比论证不同算法的实现效果,得出二阶Runge-Kutta法是实现经典混沌系统的FPGA仿真的最优离散方法,为后续混沌信号在数字化领域的进一步发展提供参考和依据.     

CIS片上系统中伽玛校正的低功耗设计

为了实现CMOS图像传感器(CIS)片上系统(SoC)中伽玛(γ)校正的低功耗设计,同时又保证校正的精度,提出一种查找表和直线拟合相结合的γ校正技术。算法对灰度值较低的像素使用直接查找表方法校正,对于γ曲线上升缓慢部分的像素采用分段直线拟合的方法。在直线分段时,使用外层分段与内层分段相结合的方法,达到了分段优化的目的。算法保证了图像校正精度,与使用完全查找表法相比,误差在0.5 pixel之内。基于该方法设计了一个8 bit输入/8 bit输出的VLSI模块,通过FPGA对模块进行了验证,模块占用723个LE和195个LC寄存器,比完全查找表法减少了硬件资源耗费,实现了低功耗设计。系统最大工作频率可达148 MHz,完全满足实时处理的需求。     

基于FPGA的IIR滤波器研究及仿真实现

在现代电子通讯、视频和图像处理等系统中,对信号处理要有实时性和灵活性,而现有的DSP处理器难以同时满足这两方面的要求。随着可编程逻辑器件和EDA技术的发展,FPGA（Field-Programmable Gate Array）在性能、成本、灵活性和功耗等方面的优势突显出来,基于FPGA的信号处理器已广泛应用于各种信号处理领域。数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类滤波器,因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。笔者根据IIR数字滤波器的基本结构,研究级联方式的IIR滤波器的FPGA设计实现。并在Xilinx的ISE和Modelsim软件的平台上进行了仿真,结果证明IIR滤波器能够得以实现。     

基于FPGA的高速实时图像采集和自适应阈值算法

提出了基于FPGA的图像处理自适应阈值算法,实现了激光光斑中心的高速实时检测。采用3×3窗口模块和自适应阈值模块,先对CCD输入数据进行处理,判断光斑的范围,然后再运用光斑的质心算法对光斑所占的像元进行运算,得出光斑位置的脱靶量。本文达到了脱靶量帧速3000帧/s、精度2μrad的技术指标,实现了高速率、高精度的跟踪要求。     

基于FPGA的可重构视频编码器设计

针对现场可编程门阵列（FPGA）平台,提出可重构视频编码（RVC）的硬件实现方案.为提高系统吞吐量和功能单元（FU）的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.     

FPGA芯片在任意时序控制器中的应用

选用FPGA器件开发了任意时序控制系统，实现了任意时刻多点同时输出的时序控制。实践证明，该系统能准确地进行时序控制，可以不修改硬件，而进行在线编程时序控制，文中介绍了其设计思想、层次结构和软件编程。     

基于FPGA的陀螺信号采集系统设计

针对无驱动结构硅微机械陀螺的数据采集要求,论述了一种陀螺信号数字采集系统的设计,主控芯片选择Altera公司的现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片EP4CE15F17I7,AD芯片采用MAX1188,与上位机的通信选择RS232通信协议。主要内容包括硬件的设计、AD时序的控制、通信协议的实现等。经试验验证,制作的样机可以采集到各种工况陀螺信号,且系统稳定,具有较高精度。