S-盒的非线性准则之间的关系

本文主要对Ｓ－盒的两种非线性准则即差分均匀性和非线性度之间的关系进行了讨论，作为附加结果论述了差分均匀性和相关免疫性之间的关系。由于每个准则表明Ｓ－盒所能抵抗某种特定的密码攻击的强弱程度，因而可从这些准则之间的关系来说明对Ｓ－盒的各种攻击之间的相互关系。     

广义的Feistel网络

设计一个分组密码，力求它有较强的抗攻击能力，特别是可以抗击差分分析和线性密码分析，除此之外，还希望结构简单，实现方便。本文证明了一个简单的小型Ｓ盒网络就能经得直线性和差分密码分析，为每圈有１，２，３和４个并行Ｓ盒的广义Ｆｅｉｓｔｅｌ网络推导差分概率和线性相关的上界，其推论是该结果具有普遍性。     

SDL语言SAVE功能的等价变换

本文提出ＣＣＩＴＴ在ＳＤＬ基本集中定义的ＳＡＶＥ概念是可导出的新观点，并通过形式化地定义适合ＳＤＬ的扩展有限状态自动机模型，导出了一个消除ＳＡＶＥ的变换算法，同时证明了该算法保持了变换前后ＥＦＳＭ的等价性。     

DES的几种关系特性

本文给出了ＤＥＳ的明文、密钥、密文间的多种关系特性，即输出的密文分别与明文及密钥的关系，密文与Ｓ－盒的关系，明文和密钥同时改变一个Ｂｉｔ对密文的影响。揭示了这些关系的正态分布特性。     

白盒测试工具函数信息提取模块设计与实现

为实现自盒测试的源文件信息提取，提出了通过lex和yacc对使用上下文无关文法定义的语言进行词法和语法分析，构建独立的信息提取模块。该方法首先构建测试语言符合yacc规范的完整的文法体系，并将整个文法体系逻辑上划分为类文法和函数文法两大主要部分来处理。函数信息提取部分通过块和级的思想，用语句结构和语句链表结构将函数定义信息表示出来。然后将这些结构信息存入数据库，以供其它模块使用，充分做到了模块独立．这样只需要设计不同的信息提取模块，就可以实现各种上下文无关文法定义的语言的自盒测试。     

ISDN在S1240中实现

通过分析综合业务数字网（ＩＳＤＮ）的定义，接口，业务和终端标准，讨论了在Ｓ１２４０Ｊ系列机上帝现窄带ＩＳＤＮ的方案，提出了建设我国ＩＳＤＮ的初步建议。     

ISDN及其常用术语

１．ＩＳＤＮ的定义ＩＳＤＮ是ＩｎｔｅｇｒａｔｅｄＳｅｒｖｉｃｅＤｉｇｉｔａｌＮｅｔｗｏｒｋ（综合业务数字网）的首字母缩写。该术语起源于１９７２年，但直到１９８０年才明确定义。原ＣＣＩＴＴ对ＩＳＤＮ是这样定义的：“ＩＳＤＮ是以综合数字电话网（ＩＤＮ）为...     

也谈ISDN在天津的建设

介绍了ＩＳＤＮ的定义、主要特征和发展ＩＳＤＮ的必要性及其应用，同时探讨了在天津建设ＩＳＤＮ需要考虑的问题。     

GSZ－12型300W差转机检修两例

ＧＳＺ－１２型３００Ｗ差转机检修两例山西省运城电视台姚天明１．稳压电源（２４Ｖ、３Ａ）无输出首先将本稳压器小盒从发射机上抽出，用万用表电阻挡对易损的半导体器件进行测量，发现无明显损坏。接着将转接盒插入发射机，又将稳压器小盒用转接线与转接盒联接，将发射...     

幂函数的某些密码特性

本文对文献「１」给出的幂函数的密码学性质做了进一步分析，较深入地讨论了幂置换的计数、幂数的不动点和循环结构，该结果为基于幂函数Ｓ盒的设计提供了某些密友学依据。     

一类动态S盒的构造与差分性质研究

该文对有限域的逆与仿射变换复合得到的动态S盒进行了研究。首先给出了动态S盒变换差分概率的刻画方法,并给出了动态S盒变换的差分对应是不可能差分对应的充分必要条件及不可能差分的个数。接着给出了动态S盒变换最大差分概率的上界及可达性。最后利用模拟实验的方法研究了由随机S盒来构造的动态S盒的差分性质。理论和实验分析都表明,这类动态S盒变换具有远好于单个S盒的差分特性。     

一种有效缩减AES算法S盒面积的组合逻辑优化设计

 通过对AES算法S盒构造原理的研究,利用其中仿射变换的系数具有循环移位的周期性特点对电路结构进行改进,提出一种面积优化的AES算法S盒组合逻辑电路设计方法。该方法基于流水线技术,采用倍频复用的电路结构,较传统结构减少了逻辑资源的使用。经过EDA工具综合仿真和实际系统验证,该方法比Wolkerstorfer和Satoh的S盒有限域实现的硬件规模分别缩减了47.53%和41.49%,比Morioka的S盒真值表实现的硬件规模缩减了21.43%。该设计方案已成功用于一种基于FPGA实现的密码专用处理器设计中。     

A new S-box construction method based on the fractional-order chaotic Chen system

Since substitution box (S-box) is the only nonlinear component related to confusion properties for many block encryption algorithms, it is a necessity for the strong block encryption algorithms. S-box is a vital component in cryptography due to having the effect on the security of entire system. Therefore, alternative S-box construction techniques have been proposed in many researches. In this study, a new S-box construction method based on fractional-order (FO) chaotic Chen system is presented. In order to achieve that goal, numerical results of the FO chaotic Chen system for \(a= 35, b=3, c=28\) and \(\alpha =0.9\) are obtained by employing the predictor–corrector scheme. Besides, a simpler algorithm is suggested for the construction of S-box via time response of the FO chaotic Chen system. The performance of suggested S-box design is compared with other S-box designs developed by chaotic systems, and it is observed that this method provides a stronger S-box design.     

纠错码方法在S-盒设计中的应用

S-盒是许多分组密码算法中唯一的非线性部件,它的密码强度决定了整个密码算法的安全强度。介绍了分组密码中S-盒的设计准则与构造方法,对S-盒设计中纠错码原理与方法进行讨论,最后给出了现代分组密码中广泛应用于S-盒设计的仿射逆函数所具有的密码特性,并证明了仿射逆函数在代数结构上存在分量函数的线性等价性。     

基于动态策略的S盒设计研究

分组密码作为信息安全应用的主流加密方法,在无线传感器网络中也得到了广泛应用。而S盒作为分组密码算法的核心模块之一,其设计好坏直接影响着整个密码算法。为了在有限的资源下,提高分组密码算法的安全强度,对分组密码算法以及S盒构造设计进行了深入的分析研究,结合Feistel架构和S盒重构的思想,提出了动态S盒的设计方案,并对其进行了相关分析验证。结果表明,经过该设计,安全性能确实有所提高。     

Efficient Implementations for AES Encryption and Decryption

This paper proposes two efficient architectures for hardware implementation of the Advanced Encryption Standard (AES) algorithm. The composite field arithmetic for implementing SubBytes (S-box) and InvSubBytes (Inverse S-box) transformations investigated by several authors is used as the basis for deriving the proposed architectures. The first architecture for encryption is based on optimized S-box followed by bit-wise implementation of MixColumns and AddRoundKey and optimized Inverse S-box followed by bit-wise implementation of InvMixColumns and AddMixRoundKey for decryption. The proposed S-box and Inverse S-box used in this architecture are designed as a cascade of three blocks. In the second proposed architecture, the block III of the proposed S-box is combined with the MixColumns and AddRoundKey transformations forming an integrated unit for encryption. An integrated unit for decryption combining the block III of the proposed InvSubBytes with InvMixColumns and AddMixRoundKey is formed on similar lines. The delays of the proposed architectures for VLSI implementation are found to be the shortest compared to the state-of-the-art implementations of AES operating in non-feedback mode. Iterative and fully unrolled sub-pipelined designs including key schedule are implemented using FPGA and ASIC. The proposed designs are efficient in terms of Kgates/Giga-bits per second ratio compared with few recent state-of-the-art ASIC (0.18-μm CMOS standard cell) based designs and throughput per area (TPA) for FPGA implementations.     

基于增强型延时感知CSE算法的AES S盒电路优化设计

针对高级加密标准（AES）S-盒优化,提出了一种增强型延时感知公共项消除（CSE）算法.该算法能够在不同延时约束条件下优化多常数乘法运算电路,并给出从最小延时到最小面积全范围的面积-延时设计折中.采用该算法优化了基于冗余有限域算术的S盒实现电路,确定了延时最优、面积最优的两种S盒构造.实例优化结果表明所提出算法的优化效率高、优化结果整体延时小.所设计的S盒电路基于65nm CMOS工艺库综合,结果表明,对比于已有文献中S盒复合域实现电路,所提出面积最优S盒电路的面积-延时积最小,比目前最小面积与最短延时的S盒组合逻辑分别减少了17.58%和19.74%.     

Research on cryptographic properties of a new S-box based on cellular automaton

A new S-box based on cellular automata was found by experiments.The permutation properties of the S-box were analyzed,which proved that the S-box was a permutation only when the size of lattice was 5.Then the relation between the nontrivial difference transition probability of the S-box and the rank of the difference matrix was proved by constructing the difference matrix.And it was proved that the cyclic shift of input differential would not change the corresponding nontrivial differential transition probability,and obtained the sufficient and necessary conditions about the maximum and minimum nontrivial differential transition probabilities when the size of lattice was 5.Then the problem of the difference distribution of the S-box in this situation is completely solved.     

基于多项式基的Camellia算法S盒硬件优化

该文提出一种基于不可约多项式的Camellia算法S盒的代数表达式，并给出了该表达式8种不同的同构形式。然后，结合Camellia算法S盒的特点，基于理论证明给出一种基于多项式基的S盒优化方案，此方法省去了表达式中的部分线性操作。相对于同一种限定门的方案，在中芯国际(SMIC)130 nm工艺库中，该文方案减少了9.12%的电路面积；在SMIC 65 nm工艺库中，该文方案减少了8.31%的电路面积。最后，根据Camellia算法S盒设计中的计算冗余，给出了2类完全等价的有限域的表述形式，此等价形式将对Camellia算法S盒的优化产生积极影响。     

Keccak类S盒的线性性质研究

该文将Keccak的S盒一般化为n元Keccak类S盒，研究了Keccak类S盒的线性性质。证明了这类S盒的相关优势的取值都为0或\begin{document}${2^{ - k}}$\end{document}，其中且，并且对于此范围内的任意k，都存在输入输出掩码使得相关优势取到；证明了当输出掩码确定时，其非平凡相关优势都相等；给出了非平凡相关优势为最大值时的充要条件与计数，解决了这类S盒的Walsh谱分布规律问题。