H.264片上高速可变长解码器设计

可变字长编解码是H.264标准中的一项重要技术,本文设计了一种基于H.264标准的高速可变字长解码器.设计上采用自顶向下的设计方法,首先进行系统结构设计,根据码流特点进行硬件结构划分,尽可能多地进行并行解码,采用桶形移位器.并用C语言设计了系统模型,由C模型为RTL的仿真提供测试向量,在设计的各个阶段都进行了仿真,以保证每个阶段设计的正确性.该模块已通过FPGA验证,并用0.18 μm 的SMIC工艺库进行DC综合,电路规模约1.4万门左右,最高频率可以达到200 MHz,可对H.264高清码流进行实时解码.     

LDPC码的多路并行编码器实现

针对空间数据系统咨询委员会(CCSDS)标准下低密度奇偶校验(LDPC)码编码器低硬件实现复杂度的应用需求,提出一种适用于不同码长、码率LDPC码的多路并行编码器实现架构。该架构通过重复利用编码器中的存储单元,将矩阵信息共享到所有并行的运算单元中从而提高资源利用率。进一步,在现场可编程门阵列(FPGA)平台上验证并测试码率分别为1/2、2/3及4/5的单路和多路编码器,测试结果表明采用多路并行架构的编码器吞吐量比单路编码器有明显的提高且均达到1 Gbps以上;与达到基本相同吞吐量的单路多组编码器相比,其查找表资源分别减少40%、44%和46%。该架构充分利用FPGA的存储资源进而有效降低硬件实现复杂度。     

基于FPGA的无线通信电动机保护器

目前电动机保护器多以单片机作为控制器,运算能力弱,对三相电动机的多路模拟信号实现同步采样困难。采用具有高速并行运算能力的FPGA微处理器EP4CE10F17C8作为控制器,实现高速信号处理;采用多通道同步采样芯片AD7606对三相电动机的多路模拟信号进行同步采样;利用Wi-Fi技术实现移动设备与保护器无线通信,进行参数设置和实时监控。设计了控制器FPGA、信号采样、人机交互、无线通信等硬件电路,编写了系统软件。实验测试表明,该保护器可实现过载、堵转、短路、断相、逆相、三相不平衡及接地等保护功能,且保护动作准确。     

谈HDB_3码生成电路

本文仅对目前在PCM数字微波系统中经常采用的HDB3码的码型特点、产生的方法、波形图及生成电路原理进行分析、仅供有关专业人员参考。1HDB3码的引出众所周知，信息通过PCM电路取样、量化、编码后将信息转换成二元单极性信息码流，这种单极性信息码流不适于在中继线路信道中传输。因为单极性码存在着直流分量、通过分析其功率谱时，不难看出大部分的能量集中在低频部份。当占空比α＝1（不归零码）时，没有时钟人频率成分、对定时钟的提取不利。所以在信道中传输的码要尽可能考虑以下各点：码型中低频分量尽可能少；码型中高频分量尽可…     

星上迭代图像处理算法的FPGA实现研究

针对现场可编程门阵列(FPGA)不擅长处理迭代运算的问题,提出一种基于FPGA的星上迭代图像处理算法的架构.首先,对算法所需参数个数进行估计;然后,依据参数个数及类型对双口RAM进行相应分配;最后,控制双口RAM和寄存器组"读"写"时序以实现算法迭代和不同CCD之间的运算切换.提出的算法架构嵌入了包含迭代运算的图像处理算法,使图像处理算法能够流水线处理多片不同类型的CCD,而只占用处理一片CCD的FPGA资源.实验以8片不同类型线阵CCD为例,FPGA的Slice资源仅占用20％,满足了设计需求,有效的提高了FPGA资源的利用率.且该架构可以广泛应用于其他迭代算法的FPGA实现中.     

FPGA与CPU高速接口的实现

针对测量仪器中超大规模FPGA内部的控制参数和测量参数的急增,以及测量的实时性要求,解决FPGA与CPU间数据的高速高效传递问题。利用FPGA内部双口RAM(DPRAM)进行中转的控制参数和测量参数汇总电路的间接存取方法,克服了FPGA与CPU间高速接口由于延时难以控制而牺牲传输效率的直接存取方法,为FPGA与CPU间高速数据交换提供了一个很好的解决方案。非常适合FPGA内部控制参数和测量参数多的设计。     

基于FPGA的可配置时序信号发生系统设计

为了满足测试环节对特殊时序信号的要求,设计了一种可配置时序信号发生系统,可实现多路时序信号的输出。该时序信号发生系统由上位机和下位机两部分组成,上位机软件对输出的时序信号进行配置,下位机采用STM32+FPGA相结合的硬件结构,实现配置后的多路时序信号输出。由于下位机的STM32芯片与FPGA采用两个不同的时钟,因此在FPGA内使用异步FIFO实现与STM32芯片的数据通信,有效实现了两者之间的并行数据传输。     

一种多路输出大功率LED恒流驱动电路

LED驱动电源以效率高、体积小、性能稳定、寿命长等优势在照明领域广泛应用,但一般不具备多路输出能力,且成本较高。从buck-boost电路基本原理出发,通过开关电容将多个buck-boost电路相组合的方法,构建了多路输出大功率LED恒流驱动电路,解决了单路输出电源成本高的问题,同时可实现多路输出。采用PSIM软件对构建的电路进行建模仿真分析,并搭建了一台150 W三路输出的试验样机。结果表明,通过该电路可以有效降低元器件的电压应力,降低生产成本,并实现了1 A的多路恒流输出。     

基于FPGA的多通道数据采集系统的设计

介绍了一种基于Mach XO2 4000ZE系列的FPGA芯片和模数转换芯片AD7356的多通道数据采集系统,采样率最高可达到5Msps。系统采用多个AD芯片来实现多路模拟量的实时采集。通过verilog编程语言实现FPGA芯片对AD转换的时序控制。FPGA内嵌的双口RAM作为数据缓存器来存储转换结果。通过FPGA控制单元对AD转换部分和数据缓存部分的控制可实现数据采集与数据输出的同时执行。阐述了系统的构成以及各个部分的工作原理,着重分析了FPGA控制策略和数据缓存的实现,并使用Modelsim仿真软件进行仿真与分析。     

GPS频域并行码捕获改进算法

针对基于FPGA平台的GPS L1信号的软件接收机捕获实时性差的问题,设计并实现了改进的GPS信号频域并行码相位捕获算法.首先分析了频域并行码相位捕获的理论模型,在此基础上采用平均采样方法对5 714点的数据进行下采样,平均采样后为1 024点,用Altera FFT IP核实现1 024点数据的FFT计算,实现算法的...     

某型飞机数字视频记录系统设计

为了解决原有俄制视频记录仪由于磁带存储方式的技术落后所带来的一系列保障问题,利用专用ARM芯片MG3500并采用H.264压缩算法和多路视频分时复用技术设计了新型数字视频记仪,应用表明:新的数字视频记录系统可以对机载6路8Mbit/s的视频码流和1路256Kbit/s的音频码流进行有效的同步压缩、记录和回放,总体性能高于俄制视频记录系统。     

全桥LLC谐振LED均流策略的研究

为解决多路LED串并联时各路输出电流不均衡造成的问题,在此提出了一种基于全桥LLC谐振的多路输出LED均流电路。该电路利用平衡电容高阻抗、隔直通交的优点以及全桥整流电路在输出端的优越特性,通过对LLC谐振变流器频率特性的分析与研究,实现了较宽范围内变流器电压增益的调整。在半桥LLC谐振变换器的基础上,将控制电路优化为全桥LLC电路,并在输出端加上电容均流网络,满足多路LED均流输出。文中给出了该电路工作原理及其参数设计方法,利用PSIM软件对电路进行仿真分析,验证了该谐振均流电路的适用性、可行性与准确性。最后通过一台60 W的样机输出3条LED支路进行了实验研究,结果表明所提电路具有良好的均流效果,提高了整机工作效率。     

基于Nand Flash 的BCH校验方法设计与实现

针对传统汉明码ECC校验方法纠错能力差的特点,结合Nand Flash闪存内部组织结构,提出一种(4200,4096,8)的BCH码ECC校验方法。该方法采用并行编码方式,且对占用逻辑资源最多的译码器部分采用并行流水线分块译码,极大的提升了编译码效率。以FPGA为验证平台,通过大量数据读写表明,该方法大大提高了存储可靠性,为目前大容量存储提供了参考,具有较高的实用价值。     

WCDMA小区搜索辅同步码识别实现的新方案

辅同步码识别是WCDMA小区搜索中的关键步骤,文章通过对传统算法和基于流水线的FHT的辅同步码识别算法的分析和比较,提出了基于片上RAM的FHT辅同步码识别算法。算法通过对两片RAM及其各自存取地址的分配调度控制,从而实现对计算单元的重复利用,节省了硬件资源,为WCDMA的小区搜索的硬件实现提供了很好的解决方案。     

基于FPGA的多通道数据采集电路的设计及实现

介绍了一个基于FPGA的多通道信号采集电路.该电路以FPGA芯片XC3S400作为电路的主控制器,采用电子开关ADG708对7路信号进行了循环采集,使用AD7667作为模数转换器,由主控制器FPGA控制,将采集到的模拟信号转换为数字信号.然后,通过单片机CY7C68013与上位机通信,将采集到的信号通过上位机软件读出并画图显示.通过试验已验证了该采集电路的功能的有效性.     

一种PCM遥测同步解调器的设计

本文设计了一种用于PCM遥测的同步解调器 ,提出了针对瞬态过程PCM遥测解调数据的采集策略 ,利用缓冲PAM从连续不断的PCM码流中捕捉到瞬态过程。并用FPGA技术实现码同步器和帧同步器 ,使整个遥测解调器在单板PC插卡上实现并具有较低的成本 ,该方案用于 4MHz码速率的数据解调。用Labwindows/CVI编制了虚拟仪器面板 ,完成对硬件的控制和瞬态多路解调数据的曲线显示、处理和存储等功能     

多路输出均流LED驱动电源研究

针对大功率LED应用场合下需要多路输出及各路电流均衡的问题,本文提出一种基于电容均流的多路输出均流的LED驱动电路拓扑。详细分析了四路输出均流原理,并进行了等效电路的推导,在CLCL-T谐振恒流网络的基础上实现多路输出电流的恒定与均衡;最后设计一台108W的实验样机,实验结果验证了所提电路具有良好的均流精度。     

一种基于半桥LLC谐振的多路LED串均流电路

均流技术是大功率LED串混联应用的最大瓶颈问题之一。针对此问题,提出一种基于半桥LLC谐振的多路均流电路。该电路DC/DC部分采用LLC谐振和软开关技术,均流电路利用电容的阻抗远大于LED串等效阻抗来实现,电路简单,成本低,具有自动均流效果。以3路LED串混联作负载,详细分析了设计方案和电路原理,并进行相应仿真,证明可行性。     

基于多FPGA的有源配电网实时仿真器并行架构设计

有源配电网实时仿真是研究系统动态特性、模拟实际运行环境、测试保护控制策略的有效手段。文中利用现场可编程门阵列(FPGA)的固有高并行度、深度流水线、分布式存储资源,设计并开发了基于多FPGA的具有多层级并行架构的有源配电网实时仿真器。面向实时仿真器的可扩展性需求,首先采用物理解耦的方法对有源配电网的数学模型进行粗粒度分割,进而将得到的子系统进行细粒度模型分割。在此基础上将分割后的模型映射到对应的FPGA中,通过协调分配硬件资源,形成系统级—单元级—模块级—元件级多层级并行的实时仿真架构。针对含多个光伏发电单元、储能单元的配电网实现了实时仿真,通过与PSCAD/EMTDC结果的比较,验证了提出的多层级并行架构的有效性。     

基于ARM+FPGA的高精度数据采集系统设计

提出了一种基于ARM和FPGA架构的高精度信号采集方案。该方案信号采集部分采用高精度、大动态24位A/D转换器,ARM和FPGA接口上采用双口RAM进行数据传输。其中,FPGA首先完成对A/D的模式配置,并将转换后的数据缓存到双口RAM中,当数据写满后,双口RAM中断ARM处理器进行数据读取。详细阐述了ARM与FPGA之间的接口设计,及其嵌入式Linux操作系统的中断和总线驱动程序设计,该方案采用双口RAM替换传统FIFO完成接口设计,降低了系统成本。系统测试结果表明,通过零片校正后系统采样准确度接近A/D转换器理想性能,可应用于电力系统频率测量、加速度测量等高精度测量领域。