Si／SiGe／Si HBT直流特性的解析模型与模拟

在考虑了重掺杂效应、异质结构垒效应、各物理量随温度的变化以及背注入空穴电流、ＢＥ结空间电荷区复合电流、中性基区复合电流对基极电流贡献后,对Ｓｉ／ＳｉＧｅ／Ｓｉ ＨＢＴ的常温和低温直流特性进行了解析模拟。给出了Ｔ＝７７Ｋ和３００Ｋ时的Ｓｉ／ＳｉＧｅ ＨＢＴ Ｇｕｍｍｅｌ图和电流增益β与集电极电流密度ＪＣ的关系。研究了基区少子寿命对β的影响。模拟显示,Ｓｉ／ＳｉＧｅ／Ｓｉ ＨＢＴ在电流和中等电流下有良     

SiGe／Si HBT的直流特性分析

应用＂掺杂工程＂和＂带隙工程＂各自的特点，设计了一种独特的基区双向高速输运的ＳｉＧｅ／Ｓｉ　ＨＢＴ层结构，并利用此结构在３μｍ工艺线上做出了性能良好的ＳｉＧｅ／Ｓｉ　ＨＢＴ。其主要直流参数为：室温共发射极最大电流增益βｍａｘ（３００Ｋ）可达３００，低温βｍａｘ（７７Ｋ）可达８０００，厄利电压３００Ｖ，漏电流在ｎＡ量级，均为国际先进水平。同时，给出了ＳｉＧｅ／ＳｉＨＢＴ的室温（大注入，小注入），低温（大注入，小注入）的输出特性曲线，进行了对比分析，详细讨论了影响室温β，低温β及其它直流参数的主要因素。     

Si／SiGe腐蚀停止技术的研究及其在SiGe／SiHBT工艺中的应用

对ＳｉＧｅ／Ｓｉ腐蚀停止技术进行了大量的实验研究，分析了腐蚀的化学机理，并在一定的腐蚀液浓度和温度下，获得了Ｓｉ和ＳｉＧｅ的腐蚀速率比大于３０的结果。该技术极宜在ＳｉＧｅ／ＳｉＨＢＴ制作中应用。     

Si-SiGe/SiHBT真流特性的解析模型与模拟

在考虑了重掺杂效应、异质结势垒效应、各物理量随温度变化以及背注入空穴电流、ＢＥ结空间电荷区复合电流、中性基区复合电流对基极电流贡献后,对Ｓｉ／ＳｉＧｅ／ＳｉＨＢＴ的常温和低温直流特性进行了解析模拟．给出了Ｔ＝７７Ｋ和３００Ｋ时的Ｓｉ／ＳｉＧｅＨＢＴＧｕｍｍｅｌ图和电流增益β与集电极电流密度Ｊｃ的关系．研究了基区少子寿命对的影响．模拟显示,Ｓｉ／ＳｉＧｅ／ＳｉＨＢＴ在小电流和中等电流下有良好的常温和低温直流特性,在大电流下,由于异质结势垒效应的存在,电流增益β严重退化．     

电脉冲作用下非晶Fe78B13Si9的晶化及演变

用直流高密度电脉冲处理Ｆｅ８９Ｂ１３Ｓｉ９非晶合金,并用透射电子显微镜（ＴＥＭ）和Ｘ射线衍射（ＸＲＤ）研究了电脉冲处理试样的结构。实验结果表明,在所用电脉冲参数（Ｊ＝１３６０Ａ／ｍｍ＾２,τｐ＝４０μｓ,ｆ＝１８Ｈｚ）下,Ｆｅ７８Ｂ１３Ｓｉ９非晶试样可实现低温快速纳米晶化（脉冲处理时间ｔｐ＝８ｍｉｎ,试样温度Ｔ＝４２０℃）,晶化相为α－Ｆｅ（Ｓｉ）和Ｆｅ２Ｂ,平均晶粒尺寸约为３０ｎｍ,随电脉冲处理     

P—GeSi／P—Si探测器的研制

采用ＭＢＥ法在Ｓｉ衬底上生长ＧｅＳｉ异质结,制成ＧｅＳｉ／Ｓｉ异质结探测器。测得 反向击穿电压为１５Ｖ左右,光响应为０．５ｍＡ。     

PBT的DSC表现结晶动力学研究

提出了一种新的表观动力学方法用于表征ＰＢＴ的结晶过程,在这个方法中采用方程ｄＣ／ｄｔ＝Ｋｆ（ｃ）＝ｅ＾（－Ｅ／ＲＴ＋ａ（ｂ－Ｔ）ｆ（ｃ）表征高分子材料的结晶过程,由不同降温速率ＰＢＴ的ＤＳＣ曲线求得ＰＢＴ的结晶动力学方程为ｄＣ／ｄｔ＝ｅ＾（－２５９３７９／Ｔ＋１．３４０３（ｂ－Ｔ）．ｆ（ｃ）由该方程及降温ＤＳＣ曲线可以求得各种温度下结晶动力学曲线。     

n－GaAsTi／Mo／Ti／Au中肖特基势垒接触稳定性的研究

对Ｔｉ／Ｍｏ／Ｔｉ／Ａｕ作为栅金属的ＧａＡｓＭＥＳＦＥＴ进行了高温反偏（ＨＴＲＢ）、高压反偏（ＨＲＢ）、高温正向大电流（ＨＦＧＣ）、高温存贮（ＨＴＳ）４种不同的应力试验。通过ＨＲＢ，φｂ从０．６４ｅＶ减少到０．６２ｅＶ，理想因子ｎ略有增大，ＨＴＳ试验中φｂ从０．６７ｅＶ增加到０．６９ｅＶ。分析表明，这归因于界面氧化层的消失，以及Ｔｉ与ＧａＡｓ的反应；ＨＦＧＣ试验结果表明，其主要的失效模式为烧毁，同时，ＳＥＭ观察中也有电徙动及断栅现象发生。ＡＥＳ分析表明，应力试验后的样品，其肖特基势垒接触界面出现模糊，有明显的互扩散和反应发生。     

n－GaAsTi／Mo／Ti／Au中肖特基势垒接触稳定性的研究

对Ｔｉ／Ｍｏ／Ｔｉ／Ａｕ作为栅金属的ＧａＡｓＭＥＳＦＥＴ进行了高温反偏（ＨＴＲＢ）、高压反偏（ＨＲＢ）、高温正向大电流（ＨＦＧＣ）、高温存贮（ＨＴＳ）４种不同的应力试验。通过ＨＲＢ，φｂ从０．６４ｅＶ减少到０．６２ｅＶ，理想因子ｎ略有增大，ＨＴＳ试验中φｂ从０．６７ｅＶ增加到０．６９ｅＶ。分析表明，这归因于界面氧化层的消失，以及Ｔｉ与ＧａＡｓ的反应；ＨＦＧＣ试验结果表明，其主要的失效模式为烧毁，同时，ＳＥＭ观察中也有电徙动及断栅现象发生。ＡＥＳ分析表明，应力试验后的样品，其肖特基势垒接触界面出现模糊，有明显的互扩散和反应发生。     

PBT 的 DSC 表观结晶动力学研究

提出了一种新的表观动学方法用于表征ＰＢＴ的结晶过程,在这个方法中采用方程ｄＣ／ｄｔ＝Ｋｆ（ｃ）＝ｅ＾［－Ｅ／ＲＴ＋ａ（ｂ－Ｔ）］＊ｆ（ｃ）表征高分子材料的结晶过程,由不同降温速率ＰＢＴ的ＤＳＣ曲线求得ＰＢＴ的结晶动力学方程为：ｄＣ／ｄｔ＝ｅ＾［－２５９３７９／Ｔ＋１．３４０３（ｂ－Ｔ）］＊ｆ（ｃ）。由该方程及降温ＤＳＣ曲线可以求得各种温度下结晶动力学曲线。     

多发射极Si/SiGe异质结晶体管

在硅衬底上外延生长一层Si_(1-x)Ge_x合金材料,它的带隙随组分x的增加而变窄,如果用Si_(1-x)Ge_x窄带材料作晶体管基区,利用硅作为集电极和发射极构成双极晶体管,就可以很容易实现器件的高频、高速、大功率。设计了一种以Si/Si_(1-x)Ge_x/Si为纵向结构,梳状10指发射区为横向结构的异质结晶体管,利用双台面工艺方法制造出具有如下参数的器件:电流增益β=26、V_(CB)=7V、I_(CM)≥180mA、f_T≤ 2GHz,实现了高频大功率,充分显示出Si/Si_(1-x)Ge_x材料的优越性。     

具有高频高压大电流优值的超结集电区SiGe HBT

为了在兼顾特征频率( fT )和电流增益(β)的情况下有效提高器件的击穿电压( BVCBO/BVCEO ),利用SILVACO TCAD建立了npn型超结集电区SiGe异质结双极晶体管( heterojunction bipolar transistor,HBT)的器件模型.研究表明：通过在集电结空间电荷区( collector-base space charge region,CB SCR)内引入p型超结层可有效降低“死区”内的电场强度,使较高的电场强度转移至“死区”外较深的CB SCR内,进而在几乎不增加CB SCR宽度的情况下抑制碰撞电离,达到提高击穿电压、改善fT和β的目的.随着p型超结层厚度( dp )的增加,击穿电压BVCBO和BVCEO的改善也越明显.但dp值需优化,较大的dp值将引发Kirk效应,大幅降低器件的fT和β.进一步通过优化p型超结层的dp值,设计出一款dp为0.2μm且具有高频高压大电流优值( fT ×BVCEO ×β)的新型超结集电区SiGe HBT.结果表明：与传统SiGe HBT相比,新器件的fT ×BVCEO ×β优值改善高达35.5%,有效拓展了功率SiGe HBT的高压大电流工作范围.     

宽温区高热稳定性SiGe HBT的基区优化设计

为了提高SiGe异质结双极型晶体管(heterojunction bipolar transistors,HBTs)电流增益和特征频率温度热稳定性,首先研究基区杂质浓度分布对基区Ge组分分布为矩形分布的SiGe HBT电流增益和特征频率温度敏感性的影响,基区峰值浓度位置逐渐向集电极靠近可削弱器件的电流增益和特征频率对温度变化的敏感性.随后在选取基区峰值杂质浓度靠近集电极处分布的基础上,研究基区Ge组分分布对SiGe HBT的电流增益和特征频率温度敏感性的影响,减小基区发射极侧Ge组分和增加基区Ge组分梯度可削弱SiGe HBT的电流增益对温度变化的敏感性,增加基区发射极侧Ge组分的摩尔分数和减小基区Ge组分梯度可削弱SiGe HBT的特征频率对温度变化的敏感性.在此研究结果基础上,提出了一种新型基区Ge组分分布的SiGe HBT,它拥有较高的电流增益和特征频率且其温度敏感性较弱.     

Deep levels, transport and THz emission properties of SiGe/Si quantum-well structures

Recharging of quantum confinement levels in SiGe quantum wells (QW) was studied by charge deep-level transient spectroscopy (Q-DLTS) for Si/SiGe/Si structures with different Ge contents in the SiGe layer. A peak with activation energy varying in the range from 0 to 100 meV in different tempera-ture intervals was observed in Q-DLTS spectra. Activation energies extracted from Q-DLTS measure-mens are in good agreement with energies of quantum confinement levels in the QW.     

Si1-xGex/Si材料外延生长技术

介绍了用MBE法生长SiGe/Si新材料的无氧外延表面等关键技术,并据此外延生长出本征和掺杂Si1-xGex/Si材料。其测试结果与分析表明,该合金材料有效组成成分(x=0.15)和电学参数符合理论设计目标。利用该材料试制成功了1-xGex-PMOS (x=0.18)器件。     

小尺寸应变Si/SiGe PMOSFET阈值电压及其电流电压特性的研究

针对Si/SiGe pMOSFET器件结构求解泊松方程,同时考虑器件尺寸减小所致的物理效应,如漏致势垒降低(DIBL)效应、短沟道效应(SCE)和速度过冲效应,获得了强反型时小尺寸P+多晶SiGe栅应变Si pMOSFET的阈值电压模型和I-V特性模型。运用Matlab对模型进行计算,获得阈值电压随多晶SiGe栅Ge组分、栅长、氧化层厚度、弛豫SiGe虚拟衬底Ge组分、掺杂浓度以及漏源偏压的变化规律,I-V特性计算结果表明MOS器件采用Si基应变技术将有更高的输出特性。用器件仿真软件ISETCAD对模型结构进行仿真,所得结果与Matlab计算结果一致,从而证明了该模型的正确性,为小尺寸应变Si MOS器件的分析设计提供了参考。     

SiGe CMOS结构与模拟分析

提出了一种新的SiGe CMOS结构,应用MEDICI软件对该结构CMOS器件的主要电学参数与其几何结构和物理结构参数的关系进行了模拟分析．根据模拟结果,讨论分析了应变SiGe层、弛豫SiGe层中Ge组分及Si“帽”层厚度等结构参数对SiGe CMOS电学性能的影响,给出了该结构的几何结构和物理结构参数．同时模拟了SiGe CMOS倒相器的传输特性．     

局部双轴应变SiGe材料的生长与表征

利用分子束外延（MBE）对双轴应变SiGe局部区域外延生长和表征进行了研究.图形窗口边界采用多晶Si侧墙,多层SiGe薄膜分段温度生长.采用扫描电子显微镜（SEM）、原子力显微镜（AFM）、X射线双晶衍射（XRD）、透射电镜（TEM）和位错密度测试等多种实验技术,结果表明：薄膜表面窗口内双轴应变SiGe薄膜厚度和Ge组分得到精确控制,垂直应变度达到1.175%,其表面粗糙度为0.45 nm,SiGe位错密度为1.2×103 cm-2.由于采用多晶Si侧墙,外延材料表面没有发现窗口边缘处明显位错堆积.实验证实,采用该技术生长的局部双轴应变SiGe薄膜质量良好,基本满足SiGe BiCMOS器件制备要求.