快速并行σi预测CORDIC算法

CORDIC作为一种计算三角/双曲函数和向量旋转的迭代算法,其硬件结构简单,易于并行化处理和VLSI实现,因而在实时信号处理方面有广泛的应用前景。在CORDIC算法中,旋转迭代方向σi的快速确定是提高算法运算速度的一个有效方法。文中从CORDIC算法的基本思想出发,提出了一种并行σi预测算法,直接由输入数据确定迭代方向,同时提高了算法的并行化程度,在保证精度的情况下能大大缩短CORDIC迭代算法的运算时间。     

复杂水溶液体系pH值的一种通用算法

本文提出计算复杂水溶液体系pH值的一种通用方法.它以复杂水溶液体系的基本方程组为基础,应用pH值作为迭代变量,由离解平衡方程和物料平衡方程导出中间变量的计算公式,应用电中性条件方程作为校核方程,算法程序清晰简明,计算快速,收敛稳定,应用十分方便.文中也给出了本算法的结构化流程图.     

基于CORDIC算法的频谱分析技术研究

讨论了数字检波的工作原理,提出了基于CORDIC算法的数字检波方案。根据该方案,使用FPGA实现了基于CORDIC算法的数字检波器。通过在VXI全数字中频实时宽带射频频谱分析仪中实验验证,基于CORDIC算法的数字检波器是可行的。它与数字下变频器结合可以得到高测量精度和动态范围,其带内一致性可达到±0.01 dB,测试动态范围可扩展到100dB。如果数字下变频器和基于DSP的高精度细化FFT分析相结合,测试频率分辨率可达到0.03 Hz。     

解非线性方程的一种新算法

将改进的迭代法和Ａｉｔｋｅｎ算法相结合，推导出一种新迭代算法，并证明了新算法的收敛性和收敛阶，领导具结果表明，用此算法示方程的根，收敛速度比Ａｉｔｋｅｎ算法要快，同时提高了解算精度，增加了初值的选择范围，对方程求根有重要意义。     

全数字导航接收机中的频率合成器

为在直扩接收机中实现高精度的频率合成器，提出了一种改进的坐标旋转数字计算机（CORDIC）算法，通过预迭代的方式将传统的CORDIC算法的工作范围扩展到了全角度范围，并且加入的预迭代可以统一到流水线结构中.该算法避免了采用传统查表方法耗费大量ROM资源，从而不利于芯片实现小型化和低功耗化的缺点，通过加法和移位操作计算基本的超越函数，可以采用迭代算法实现高精度的频率合成，在保证高速、高精度频率输出的同时节省了硬件资源.硬件平台仿真结果表明，该算法占用很小的硬件资源，能够产生高速、高精度的频率输出，可以应用于直扩接收机中.     

低复杂度的改进型CORDIC算法研究

传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂、运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,在旋转模式下提出一种改进型CORDIC算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件的开销,提高运算的性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

CORDIC算法在V-BLAST中的应用

传统CORDIC算法需要通过查找表和许多乘法器才能实现矩阵的QR分解,这会导致硬件电路实现复杂,运算速度降低,此外它能够计算的角度范围也有限。针对传统CORDIC算法的缺陷,在向量模式下提出一种改进型CORDIC算法,它不需要查找表和模校正因子,只需通过简单的移位和加减运算就能实现矩阵的QR分解,从而能够减少硬件的开销,提高运算的性能,并通过重复迭代和区域变换使得该算法能够适用于所有的旋转角度。最后将该算法应用于V-BLAST接收系统的QR算法中,实现了低复杂度译码的效果。     

基于FPGA的CORDIC算法的实现

介绍了CORDIC算法的基本原理,分析了CORDIC算法的具体计算方法。以计算正弦、余弦为例,给出了CORDIC算法的迭代结构流程,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,给出用FPGA实现的硬件仿真结果,选用Cyclone系列中的EP1C6Q240C8器件,完成了CORDIC算法的FPGA实现。最后,将仿真结果与理论值进行比较,仿真结果与理论值一致。     

基于CORDIC算法的通用调制器的FPGA设计与实现

介绍了CORDIC算法的基本原理,利用计算正弦值的CORDIC算法设计了通用调制器。使用MATLAB/Simulink、DSPBuilder和Quartus II进行系统模型的搭建和波形仿真实现,结果表明CORDIC算法可以减少硬件复杂度和芯片面积,并验证了本文提出的通用调制器方案是可行的。     

基于CORDIC改进算法的DDS实现方法

为克服传统CORDIC算法象限判断占用有效位数的缺点和只能在0,2内旋转的问题,提出了一种基于CORDIC改进算法的直接数字频率合成实现方法,可直接通过旋转实现0,2内的函数值.仿真结果表明：在相同的相位寄存器条件下,CORDIC改进算法输出信号频率分辨率是CORDIC算法的4倍,旁瓣抑制提高4.905dB.该算法可应用于高精度、高分辨率的设备.     

基于CORDIC算法的正余弦函数FPGA实现

在传统CORDIC算法的基础上提出一种改进算法.通过在Matlab中搭建模型验证改进算法的正确性,该算法在不影响数据要求精度的条件下扩大了旋转角度范围,减小了所需的ROM存储空间,提高了运算速度,并在Altera公司的Cyclone系列芯片EP1C3T100C8上予以实现,仿真结果表明,该算法比传统算法具有计算角度范围大、运算速度高和低资源的优势.     

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。     

一种基于弱拟牛顿方程的单调梯度法的收敛性

基于弱拟牛顿方程,Leong W J等人提出了一种单调梯度法,该算法在每次迭代时利用对角矩阵逼近Hessian矩阵,使计算量和存储量明显减少,并且此算法对凸函数具有收敛性。在此算法的基础上,进一步研究了算法对于一般函数的收敛性,并证明了在一定的假设条件下算法仍具有全局收敛性、R-线性收敛性和超线性收敛性。     

基于三步旋转坐标旋转数字计算机算法的直接数字频率综合器实现

提出基于三步旋转机制的高精度低时延坐标旋转数字计算机 (CORDIC)算法. 该算法通过对输入角度进行二极化重编码来免除剩余旋转角度的运算,利用三步旋转机制对迭代次数进行压缩,结合合并迭代技术进一步减少迭代次数,降低输出时延. 以16位输出位宽为例,对三步旋转CORDIC算法和流水线迭代式算法进行实现,仿真结果表明：三步旋转CORDIC算法与流水线迭代式算法相比,改善了输出精度,输入到输出的时延降低了75%,硬件开销下降了29.2%. 基于三步旋转CORDIC算法,实现了相位累加器位宽为24的直接数字频率综合器 (DDFS);使用加法树结构对多输入加法器进行优化,以提高电路工作频率. 仿真结果表明,该算法的最大幅度误差为8.24 × 10^?6,输出时延为38.5 ns.     

基于CORDIC算法的正余弦发生器的容错结构设计

CORDIC算法能够通过简单的移位、加减运算得到任意输入角度的正弦或余弦值,具有速度快、精度灵活可调、硬件实现简单等优点,但随着集成电路工艺尺寸的不断缩小,工艺变化和电学效应等非理想因素对芯片的影响越来越严重,电路可靠性已成为设计和制造中的一个重大挑战．提出一种基于CORDIC算法的正余弦函数的容错计算结构ANT—CORDIC．该结构在典型CORDIC电路的基础上,增加了LUT—CORDIC模块,对CORDIC电路应用差错复原机制,以对抗工艺参数波动和／或工作电压超比例缩小（VOS）时可能产生的逻辑级时序错误．仿真结果表明,采用本文结构可以有效地改善输出信噪比约5dB,提高电路的可靠性．