SQL*FORMS触发器的执行及控制机制

对ＯＲＡＣＬＥ数据库ＳＱＬ＊ＦＯＲＭＳ触发器的执行及控制机制进行了分析，阐述了触发器的执行过程及控制机制，从而可以进一步了解触发器步对触发器本身执行的影响。     

主从JK触发器真值表的扩展

通过对主从ＪＫ触发器的分析,在原ＪＫ触发器真值表的基础上,了主从ＪＫ触发器扩展真值表。     

使用触发器维护数据的相关完整性

描述了在数据库应用系统中利用触发器维护数据相关完整性的实际意义:介绍了在SYBASE数据库应用系统中创建和删除触发器的基本语法,并对触发器涉及的临时表和全局变量进行了说明:给出了使用触发器维护数据相关完整性的应用方法和应用实例。     

VFP触发器技术的应用

VFP通过引入有效性规则和参照完整性极大地提高了系统对数据库的控制能力，特别是通过触发器技术实现了复杂数据的完整性约束。本文对VFP的触发器技术进行了较详细的介绍，并对触发器进行了实际的应用。     

VFP触发器技术的应用

VFP通过引入有效性规则和参照完整性极大地提高了系统对数据库的控制能力,特别是通过触发器技术实现了复杂数据的完整性约束。本文对VFP的触发器技术进行了较详细的介绍,并对触发器进行了实际的应用。     

数据库触发器的应用探讨

对数据库触发器的概念及应用做了一个初步的探讨 ,并对如何设计实现这些触发器给出了具体的例子     

用于混合信号集成电路的低噪声电流型触发器

提出了一种以电流信号表示逻辑值的低噪声触发器设计方案，用于在混合集成电路的设计中取代传统的CMOS触发器, 以减少存贮单元开关噪声对模拟电路性能的影响. 所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器. 单闩锁结构的触发器不仅可以简化电路结构，更为重要的是它大大降低了电流型触发器的直流功耗. 在保持相同数据吞吐量的条件下，应用单闩锁双边沿触发器可以使时钟信号的频率减半，从而进一步降低时钟网络的动态功耗. 采用0.25 μm CMOS工艺参数的HSPICE模拟结果表明, 所提出的电流型触发器工作时, 在电源端产生的电流波动远远小于传统的CMOS电路.     

数码发电机的整流稳压电源数字触发器设计

针对数码发电机等产品对数字触发器的特殊要求,提出了一种能够满足宽压和宽频输入的数字触发器的设计方案.给出了基于微控制器P89LPC935的数字触发器的硬件电路设计和软件设计,重点阐述了能够适应宽压和宽频输入的同步电路和测频电路的设计.实验证明,该数字触发器不仅能够适应宽压和宽频输入,而且在输入电压和频率大幅度变化时,触发器仍然能够稳定可靠地工作.该数字触发器适应电压和频率范围宽,且电路简单,抗干扰能力强,性价比高.     

SQL Server2000触发器运行机制的逻辑分析

对初学者来说,触发器运行机制还是很复杂和抽象的。为SQL Server2000的触发器运行过程建立一个直观易于理解的逻辑上的模型,能够粗浅的解释触发器的运行机制,从而使触发器运行机制学习变得更加容易。     

一种新型低功耗触发器的设计

介绍一种新型低功耗触发器的设计方法，这种新型的双门控触发器克服了原门控触发器只有在输入信号跳变比较慢或基本不跳变时才满足低功耗要求的局限性．这种双门控的触发器可以用于原门控触发器所适用的所有低功耗电路或标准单元库的设计．     

关于触发器的教学方法的探讨

本文对数字电子技术课程中的触发器提出了一种新的分析方法——组合式原理分析法。这种分析方法的特点是把触发器的逻辑电路用一个或两个已知逻辑功能的触发器以及较少的逻辑门组合而成,使其逻辑电路简化,分析过程简化。     

任意值触发器电路与寄存器的设计

采用自己研究出来的四值TTL门电路,设计出了四值RS触发器、D触发器和JK触发器.这些触发器可以用于构成四值时序电路,如计算机中的四值计数器、寄存器和存贮器等逻辑器件.     

数据参照完整性的研究及实现

介绍了数据参照完整性的规则和相关策略，通过实例描述了触发器的工作原理以及利用触发器维护数据参照完整性的实际意义，给出了使用触发器维护数据参照完整性的应用实例。     

多值低功耗双边沿触发器设计

通过分析现有基于二值时钟的二值双边沿触发器的设计思想，设计了基于二值时钟的三值双边沿触发器。进一步利用多值时钟的多个跳变沿设计了基于三值时钟的三值双边沿触发器，充分利用了多值信号携带信息量大的优点，设计的三值双边沿触发器结构简单。模拟结果表明，设计的三值双边沿触发器具有正确的逻辑功能，并可以大幅降低功耗。     

新型电流型CMOS四值边沿触发器设计

提出3种应用于多值逻辑系统的电流型触发器设计,包括四值主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.采用电流阈值控制技术简化这些电路的结构.单个锁存器的四值单边沿和双边沿触发器分别利用时钟信号的1个边沿和2个边沿后产生的窄脉冲使锁存器瞬时导通,实现取样求值.单闩锁结构的触发器不仅可以简化电路结构,更重要的是大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用双边沿触发器可以使时钟信号的频率减半,从而降低时钟网络的动态功耗.采用TSMC 0.25 μm CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的有效性.     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法，经计算机模拟比较二值触发器和四值触发器表明，四值边沿触发器具有正确的逻辑功能，其平均传输延迟时间与二值边沿触发器一致。     

多值低功耗双边沿触发器的简化设计

该文介绍了数字电路中冗余模块的概念及去除冗余模块对低功耗设计的意义,并进一步将这一低功耗设计思想应用于基于三值时钟的三值双边沿触发器的设计中,对其进行了简化设计和模拟,指出简化设计后的触发器比原触发器结构简单,且模拟结果表明其逻辑功能正确且能有效地降低功耗。     

让RS触发器亮起来

RS触发器是数字电路的基本单元之一,也是构成其它复杂触发器的基本电路.面对中职生的教学,分析RS触发器的逻辑功能、列出真值表,是教学的重难点.教材的设计顺序是先从理论上对基本RS触发器进行逻辑功能分析,再根据分析结果列出真值表,后根据真值表画波形图.     

基于65 nm体硅CMOS技术的DICE-DFF和TMR-DFF SEU辐射硬化方法分析

基于65 nm体硅CMOS工艺,采用移位寄存器链方式对普通触发器(DFF)、2种双互锁触发器(DICE-DFF,FDICE-DFF)、普通触发器空间三模冗余(TMR-DFF)和2种普通触发器时间三模冗余(TTMR-DFF300,TTMR-DFF600)这6种结构进行单粒子翻转(SEU)性能试验评估。利用Ti、Cu、Br、I、Au和Bi这6种离子对被测电路进行轰击,试验结果表明,普通触发器单粒子翻转截面最大,约为3.5×10?8～1.7×10?7 cm2/bit;时钟间隔时间600 ps的时间三模冗余结构触发器单粒子翻转截面最小,约为5×10?11～7×10?10 cm2/bit,仅为普通触发器的0.1%左右。同时,针对6种触发器单元,从速度、面积、晶体管数量以及抗SEU性能多方面进行综合分析,为后续超大规模集成电路抗SEU设计提供了一定的指导意义。     

四值时钟竞争型边沿触发器的研究

利用时钟信号的竞争提出四值边沿触发器的设计方法,经计算机模拟比较二值触发器和四值触发器表明,四值边沿触发器具有正确的逻辑功能,其平均传输延迟时间与二值边沿触发器一致．