FIR 滤波器的 CPLD 参数化模块设计

目的介绍采用可编程逻辑器件 CPLD 对 FIR 滤波器参数化模块设计的原理和技术. 方法根据 FIR 滤波器的卷积表示式, 用 CPLD 的查找表来实现 FIR 滤波器. 结果采用此方法可以用 CPLD 方便地设计不同阶 FIR 滤波器. 结论模块参数化设计能够快速设计 FIR 滤波器.     

基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

一类逻辑器件实现FIR数字滤波器电路模型

主要研究时域可编程逻辑器件(FPGA)上实现低通有限冲激响应(FIR)数字滤波器结构.在分析了FIR数字滤波器的基本理论的基础上,利用Matlab设计出原型滤波器,使用全串行分布式算法作为滤波器的硬件实现算法,外围辅以单片机电路和FPGA进行通讯,并且给出了详细的算法编程和仿真波形图.突破了并行处理与流水级数的限制,可以很好地实现信号处理的实时性.同时,开发程序的可移植性好,可以缩短开发周期;数据的配置灵活,可以应用到不同的场合.     

基于CPLD的线性相位FIR滤波器优化设计

通过建立有限脉冲响应(FIR)滤波器的离散数学模型，提出了基于复杂可编程逻辑器件(CPLD)的FIR滤波器的一种优化设计方案和新算法。实验结果表明，系统响应速度快，占用硬件资源小，在保证线性相位的前提下，具有良好的控制精度。     

Mirosot足球机器人小车控制器设计与开发

介绍机器人小车控制器的设计与开发,提出一种基于数字信号处理(DSP)和复杂可编程逻辑器件(CPLD)的硬件基本框架,CPLD器件完成两路正交脉冲的鉴相、四倍频和计数的方案．实验和比赛证明,这种结构可以大大提高机器人小车的控制精度、灵活性和鲁棒性．     

基于CPLD的数字电压表的设计

本文以可编程逻辑器件（CPLD）为核心。采用ADC0809作力A／D转换器,使用VHDL硬件描述语言设计了一种新型的数字电压表。对硬件的测试表明：设计的数字电压表能测量0～5V电压,测量精确度为0．02V,所设计的数字电压表有较高的灵活性和可扩展性。     

基于FPGA的FIR数字滤波器的设计与实现

文章介绍了有限脉冲响应（FIR）数字滤波器的结构特点和基本原理,提出了一种基于FPGA的高效实现方案。该方案用Matlab工具确定滤波器的系数,然后用VHDL语言实现了16阶常系数FIR滤波器,并用MAX＋plusII软件对滤波器进行了逻辑仿真,结果满足滤波器性能指标设计要求。     

CPLD在双馈电机调速中的应用

介绍了Xilinx公司生产的复杂可编程逻辑器件CPLD9572在双馈电机调速装置中的应用及连续调速的控制方法，给出了CPLD(Complex Programmable Logic Device)在此应用中的硬件框图和编程图形．实验结果表明，在系统中应用CPLD可使设计更加灵活、方便、紧凑．     

CPLD在变频调速系统控制技术中的应用

以CPLD(Complex Programmable Logic Device)实现的数字化PWM波形,具有灵活简便,控制精确,现场可编程等优点,使系统设计具有更高的实用价值.变频调速系统主电路采用交-直-交形式,以可编程逻辑器件(CPLD)作为调速系统逆变电路功率开关器件IGBT的逻辑控制器件.采用VHDL语言,从硬件和软件上探讨了CPLD实现PWM控制的方法.经设计应用证明,该技术可大大提高系统的稳定度和可靠性.     

一种3DPSK信号调制解调方案

对3DPSK信号调制解调进行了研究,提出了一种用VHDL语言设计实现3DPSK调制解调器的方案。详细叙述了其工作原理及设计思想,并用可编程逻辑器件CPLD等予以实现。给出了用可编程逻辑器件CPLD实现部分的仿真。     

一种高速FIR数字滤波器的VLSI设计与实现

讨论了一种快速的FIR数字滤波器在VLSI中实现的设计方法.采用基于快速滤波算法(FFAs)的并行滤波器结构,提高了滤波器的工作速度;并结合算法强度缩减技术,降低了硬件面积占用和功率消耗.实验结果表明,采用这种方法可以灵活处理综合的硬件面积占用和速度的约束关系,使设计达到最优.该方法适用于高速和硬件面积要求下的数字滤波模块的VLSI实现.     

硬件实现基于BP神经网络设计的带阻FIR滤波器

针对带阻FIR滤波器传统设计方法的不足和缺陷,在改进BP神经网络设计带阻FIR滤波器方法的基础上,提出了BP神经网络设计FIR滤波器的硬件实现方法.通过神经网络训练使得实际滤波器的幅度响应逼近理想滤波器的幅度响应,训练得到带阻滤波器系数,再利用数字信号处理芯片(DSP),设计适当的FIR滤波器结构以及硬件结构,从硬件上实现带阻FIR滤波器.试验结果显示,用该方法设计的带阻FIR滤波器克服了传统方法的主要缺陷,具有良好的幅频特性及衰耗特性,并且边界频率控制精确.     

基于Simulink的滚升余弦滤波器的实现和性能分析

基于Matlab／Simulink平台,给出了滚升余弦滤波器和眼图的具体实现方法及流程。以FIR滤波器为基本模块构造了滚升余弦滤波器基本模型,并通过改变滚降系数对滚升余弦滤波器的性能作出分析,验证了方案的可行性。     

结构健康监测系统中FIR滤波器的设计

针对结构健康无线传感器网络监测系统中,需要对节点数据进行预处理问题,采用FPGA（field-programmable gate array）为硬件平台,设计了FIR（finite impulse response）数字滤波器,对节点的数据进行数字滤波处理.设计中利用MATLAB/Simulink、DSP Builder软件对数字滤波器进行建模、滤波系数计算、系统模型仿真和生成相应的VHDL工程文件;利用Quartus-II软件对工程文件进行综合、编译和调试,并且生成相应的底层原理图模块.通过对1 kHz和4 kHz的两个正弦波混合信号进行仿真滤波表明,4 kHz的高频干扰信号被有效地滤除,实现了FIR滤波器的性能.将生成的VHDL代码下载到FPGA中,实现了基于FPGA的FIR滤波器设计.     

基于DSP／BIOS的数字滤波器设计与实现

用可编程DSP芯片实现数字滤波可以通过修改滤波器的参数十分方便的改变滤波器的特性。本文以TMS320F2812数字信号处理器为核心,用DSP／BIOS来实现滤波器的算法任务,介绍了基于DSWBIOS的滤波器开发过程,在DSK2812平台上实现了数字滤波器的功能,同时本文方法可推广用于需要进行数字信号处理的多任务软件开发。     

基于EPGA的FIR滤波器设计与仿真

介绍了数字滤波器理论及其常见实 现方法的基础,提出了一种基于EPGA的高效实现方案''该方案采用对称结构,加法、乘法运算和级联技术,利EPGA 芯片Maxplus软件对该方案进行了仿 真验证。结果表明基于EPGA的实现方案速度快、实时性好%节省硬件资源,具有重要的工程应用价值。     

基于FPGA和DSP Builder的FIR数字滤波器设计

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器性能稳定、可靠,达到了预期目标。     

高速数字解调中的并行处理算法

在分析频域并行FIR滤波性能特点的基础上,提出了一种时域并行FIR滤波处理方案,该方案能以较低复杂度实 现600Mb/s以上数字调制信号的解调。还提出了一种基于多相滤波器组和并行处理的高精度符号同步方法,可以在不提高接 收信号采样率和几乎不增加硬件复杂度的条件下,使符号同步精度提高一倍。最后给出了基于以上方法设计的原理样机的测 试结果。