高采样率FIR数字滤波器的设计与实现

介绍了在数字算法设计和实现中基于FPGA四输入查找表结构的FIR滤波器流水线设计技术,和结合先进的EDA软件进行高效设计的方法与途径,给出了设计的仿真结果。该设计能满足高采样率的要求,设计效率高,对FPGA硬件资源的利用高效合理,且文中提到的基于流水线技术的算法分解方法可推广应用到其它需要高速数字算法实现的领域中,从而充分挖掘和利用FPGA的高速特性。     

一种高速全数字卫星信号模拟源平台

提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列(FP-GA)和高速模数转换器(DAC)为平台设计核心,采用了DAC与FPGA高速接口设计、并行编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带数字高斯白噪声生成等技术的研究与工程实践。     

高采样率FIR数字滤波器的设计与实现

介绍了在数字算法设计和实现中基于ＦＰＧＡ四输入查找表结构的ＦＩＲ滤波器流水线设计技术,和结合先进的ＥＤＡ软件进行高效设计的方法和途径,给出了设计的仿真结果。该设计能满足高采样率的要求,设计效率高,对ＦＰＧＡ硬件资源的利用高效合理,而且文中提到的基于流水线技术的算法分解方法可推广应用到其它需要高速数字算法实现的领域中,从而充分挖掘和利用ＦＰＧＡ的高速特性。     

多子带结构卫星高速MODEM相位误差对系统性能影响的研究

针对目前高速MODEM对ADC和DAC高采样速率的依赖性,提出了一种基于多子带结构实现卫星高速MODEM的一种新算法。结合并行处理它可以极大地降低收发信机前端的DAC与ADC采样速率及对基带信号处理速度的要求。基于计算机仿真,对多子带结构中出现相位误差时的系统性能进行了深入研究,并采用数字相关法对相位误差进行精确估值并补偿,消除了对系统误码性能的影响。     

一种高速OQPSK数突发MODEM的实现

本文介绍了一种用于一点多址ＴＤＭＡ系统中的高速ＯＱＰＳＫ全数字突发ＭＯ－ＤＥＭ的实现。该ＭＩＯＤＥＭ采取逆调制载波恢复方案，能同时实现载波的快速恢复和极低的载波跳周率性能。为了实现这些性能，该ＭＯＤＥＭ采用ＣＣＣＳ（Ｃｏｎｃｕｒｒｅｎｔ Ｃａｒｒｉｅｒ ａｎｄ Ｃｌｏｃｋ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）技术，使得载波和时钟恢复能同时进行，加快捕获和同步时间；同时，采用一种新的报头信息来加快同步速     

基于SRFFT算法的FIR数字滤波器设计及ADSP21160实现

基于分裂基FFT(SRFFT)算法设计FIR数字滤波器，首先将输入信号经A／D转换成数字序列，运用重叠相加法将数字序列分段成固定长度的数据组，然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算，再利用分裂基IFFlT(SRIFFT)转换回时域，从而达到滤波的效果。基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量，提高了滤波效率。本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器，输入信号为采样速率10MHz的复数据，根据系统处理要求，采用2片高速浮点芯片ADSP21160构成多处理器并行系统来实现高速FIR数字滤波器的设计。     

变带宽宽带数字下变频器的设计及其FPGA实现

针对宽带数字接收系统要求处理带宽可变和高度抑制干扰的特点,从传统的基于多相结构的宽带DDC出发,引入窄带DDC中整形滤波的概念,设计了带宽可变、阻带抑制高的变带宽宽带DDC,且在FPGA上实现并验证了其设计的有效性。     

一种可调精度的A/D转换器设计

现代测控系统对测量信号的处理基本由数字技术完成,A/D转换器的性能对系统具有重要的影响.采用SDM(∑-⊿调制器)实现A/D转换器,省略复杂的数字抽取滤波器,由DSP和CPLD对SDM输出的高速码流处理,实现A/D转换.DSP软件编程可以控制CPLD的计数器,实现可变精度(和速度)的A/D转换.通过对SDM特性分析,得到转换方法及计算公式,最后设计电路实现要求的功能.实验实现了最高16位A/D转换,很好地证明了设计分析的结论.     

基于FPGA和LabView的遥测信号模拟源设计

基于FPGA和LabView设计了用于某遥测组件测试的专用设备.运用DDS技术实现传输速率可变的LVDS信号,并使用LabView图形编程工具,实现了数字信号源的交互界面,可以产生由上位机程控信号传输速率和数据内容可变的LVDS信号.     

基于FPGA的大动态范围数字AGC的实现

数字中频接收机中,采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范围的数字自动增益控制（AGC）。该设计充分利用AD9220的两个指示输入信号范围的输出端口和FPGA编程同时控制可变增益放大器和数字可控增益放大器,即使用同一控制字同时控制两个增益,从而实现增大AGC动态范围,简化电子设备调试,提高接收机工作性能的目的。     

GSM-R直放站数字下变频的FPGA实现

数字下变频器（DDC,Digital Down Converter）是GSM-R直放站的重要组成部分,它将高速采样的数字中频信号下变频到基带,然后进行抽取,低通滤波。利用FPGA的芯片特性以及先进的软件分析和实现工具,实现了基于FPGA的数字下变频,重点研究了数字下变频器的数控振荡器NCO和多级滤波器的原理和硬件设计仿真,通过FPGA芯片Virtex-4XC4VSX35设计实现了适用于GSM-R直放站的数字下变频器,并对其进行了硬件仿真与验证,结果表明提出的方案正确可行,在工程应用中具有一定的参考价值。     

用VHDL设计高速数字相关器

介绍了通信技术中数字相关器的工作原理,用VHDL设计了十六位高速数字相关器,并给出了仿真波形图,最后用CPLD实现了高速数字相关器。     

业界首款可编程差分放大器面世,具优异高频失真性能

德州仪器近日推出的业界首款可编程差分放大器克服了数字可变增益放大器的设计难点,它有灵活的引脚可编程增益控制,在整个增益范围内可提供优异的噪声及失真性能。在基站、微波通信、超声、无线通信等应用的信号处理中需要使用高速ADC数据转换器,为了增强信号以提高准确度和改善信号输出质量,一般需要在ADC前面加上一个放大器。传统设计中所采用的放大器有全差分放大器(FDA)和数字可变增益放大器(DVGA)两种,但它们都有一定的缺点,在使用时会给工程师们带来或多或少设计上的难题。     

一种高速数据采集卡增益误差矫正研究

高速数据采集卡用途广泛,在其前端模拟调理电路中可变增益运放因自身问题会引入增益误差进而造成采样数据准确度降低。为了解决此类问题,针对可变增益运放中的增益误差来源作量化分析和矫正方法的研究。介绍了增益误差矫正功能在数字领域内实现的具体工作方式。相关的增益误差矫正方案经过相关高速数据采集卡验证,可以极大提高采样数据的准确度,实验结论证明：使用标准正弦波信号测试,经过矫正后高速数据采集卡采样的数据误差范围可以控制在1%以内。     

ISDN在接入INTERNET中的应用

讨论了ISDN在高速接入INTERNET中的应用及实现，与现有的MODEM和专线连接方法作了比较，并介绍了相应的ISDN接入INTERNET设备。     

ADSL上网常见故障及处理

ADSL是非对称数字用户环路技术的缩写,是通过现有普通电话线进行高速网络数据传输,使用频分复用技术,在同一条电话线上,将话音与数据分开,话音、数据分别在不同的频带上运行,互不干扰,它能够在现有的双绞线上提供高达10MBIT/S的高速下行速率,可以支持话音、数据和图像等多种业务,传输距离可达3千米至5千米,有力地解决了电话线路能覆盖而光纤未能到达的边远区域用户的上网问题。本文主要介绍了日常生活中ADSL上网时的常见故障及处理方法     

基于FPGA的QPSK高速解调器的设计与实现

根据无人机系统对数据链路的高速率、低误码的需求,分析比较了QPSK数字中频解调与零中频解调2种方案。针对本系统的特点,采用FPGA及DSP设计实现了一种高速QPSK数字零中频解调器,同时简要分析了高速数字解调器的工作原理,并介绍了高速解调器的硬件与软件实现。     

一类可变参数数字均衡器的设计

对一阶、二阶可变参数数字均衡器的设计进行了研究,给出了数字均衡器的数学模型,得出了数字均衡器的频响特性曲线,分析了参数变化对数字均衡器频响的影响,并进行了实例分析。结果表明,对音乐信号处理,按照频响要求设定好均衡器的可变参数,就可很方便地设计出满足要求的数字均衡器,达到改善音质的目的。     

基于FPGA的大动态范围数字AGC的实现

数字中频接收机中,采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范围的教字自动增益控制(AGC).该设计充分利用AD9220的两个指示输入信号范围的输出端口和FPGA编程同时控制可变增益放大器和数字可控增益放大器,即使用同一控制字同时控制两个增益,从而实现增大AGC动态范围,简化电子设备调试,提高接收机工作性能的目的.     

—种连续符号速率数字调制器设计

提出一种新型的调制器欣用纯数字处理方法在FPGA中实现,以固定采样率产生符号速率连续可变的数字调制信号．介绍了整个调制流程,重点介绍了成形滤波器的设计,并给出了硬件仿真及测试结果。该调制器资源消耗少,参数控制灵活,成本低。应用于某通信对抗系统中,实现了1ksps～30Msps连续可变符号速率的多种调制样式信号产生。