锁相式频率合成器相位噪声分析与仿真

相位噪声是影响频率合成器性能的重要指标,首先分析了锁相式频率合成器各个组成部分的相位噪声,然后根据相位噪声传输函数,建立了频率合成器相位噪声的精确仿真预测模型.为了验证仿真方法的可靠性,设计了一个输出频率为2GHz的频率源,实验测得的相位噪声曲线和仿真结果非常吻合.     

高频谱纯度小步进频率合成器的设计与实现

讨论了一种杂散抑制高,频率步进小及相位噪声低的频率合成器的设计方法。设计采用混合式频率合成技术,研制实现了S波段频率合成器,实验结果表明,该频率合成器输出信号频率步进100 Hz,相位噪声优于-115dBc/Hz@10kHz,杂散抑制大于80dBc,跳频时间140μs。     

一种改善频率合成器相位噪声的方法

在现代电子技术中,数字式频率合成器在通信、雷达等系统中得到了广泛的应用,其相位噪声直接影响到系统的整体性能。提出了利用变频锁相方法改善微波波段频率合成器的相位噪声,并进行了频域分析,给出了相应的环路滤波器的设计。最后的实验结果给出了变频锁相与直接锁相的频率合成器相位噪声比较,可以看出采用变频锁相方式的频率合成器的相位噪声有了很大的改善。     

直接式频率合成器相位噪声限制因素

频率合成器被称为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大,随着现代雷达技术的不断发展,对频率合成器的低相位噪声提出了较高的要求。文中简单介绍了频率合成器相位噪声的基本概念,基于频率合成器的基本实现方法,阐述了直接式频率合成器相位噪声的限制因素。并通过实践论证了这些限制因素对相位噪声的影响程度,以及介绍了未来频率合成器的发展方向,对低相位噪声频率合成器的工程设计和生产调试具有一定的指导意义。     

频率合成器的相位噪声分析

频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义.     

一种用于认知无线电的快速频率合成器设计

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器,实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20μs,跳频模式Δf=50 MHz的定时间不超过30μs,近端杂散抑制度优于-50 dBc。     

基于ADS的锁相频率合成器的相位噪声性能仿真

快速有效的频率合成器的相位噪声性能仿真可以对频率合成器的设计实现提供有效的帮助.对此我们提出了一种仿真频率合成器整体相位噪声性能的新方法.首先对在Cadence下仿真得到的频率合成器中各模块相位噪声曲线进行拟合,然后在ADS下对应建立各模块的噪声模型,通过在ADS下仿真快速得到频率合成器整体的相位噪声性能.通过仿真验证了这种方法准确、快速.     

基于Phase-Refining技术的微波宽带频率合成器

为改善宽带频率合成器的相位噪声,提出一种基于Phase-Refining技术的微波宽带频率合成器结构与一种对其相位噪声的准确分析方法。首先,根据线性传递函数与叠加原理得到该频率合成器的相位噪声解析模型,通过对振荡器实测相位噪声谱型进行曲线拟合并带入模型中来准确预测其相位噪声性能。分析表明,在级联偏置锁相环中,整个输出频率范围内都可通过将反馈分频比最小化来改善其环路带宽内的相位噪声。实验结果表明,该频率合成器的输出频率范围为2.1~5.6 GHz,频率步进为1 Hz,当输出为2.1 GHz与5.6 GHz时,在频偏10 kHz处的相位噪声分别为-114.7 dBc/Hz与-108.2 dBc/Hz,其相位噪声测试结果与分析计算结果相吻合。     

宽带高稳定、低相噪直接式频率合成器的设计及分析

以某系统配套的宽带高稳定、低相噪直接式模拟频率合成器课题为背景,研究了直接式模拟频率合成器的相位噪声、频率捷变时间以及电磁兼容技术。并利用本文的研究方法和成果,研制成功小型化、模块化的S波段频率合成器,其相位噪声、杂散抑制度、频率捷变时间等指标均满足系统的要求。     

频率合成相噪相消技术研究

提出了一种新型的基于相位噪声抵消技术的频率合成器设计方法,该方法采用一个相参的锁相环信号在两次频率变换过程中得到输出信号相位噪声的抵消。对相位噪声抵消技术进行了理论分析,并搭建了一个100~2900 MHz 宽带小步进频率源。实验结果表明,在偏离主频10 kHz、100 kHz 处,相位噪声抵消了约20 dB,实验证明该技术对中近区相位噪声抵消效果明显,为超低相噪频率合成器设计提供了一种新的思路。     

一种基于集成锁相技术的宽带频率合成器

简述了机载火控雷达频率合成器的设计方法,着重介绍了一种基于集成锁相技术式的宽带、高可靠的实用型频率合成器.对合成器相噪指标、带宽、捷变频时间进行了深入分析,详细阐述了合成器的设计思想和电路实现方案,其相噪指标类似于锁相合成器而频率切换时间类似于直接合成器.合成器具有大带宽、捷变频、低相噪等特点,可应用于小型化的雷达及信号模拟器系统.     

频率合成器的相位噪声分析

频率合成器广泛应用于现代各种电子设备中,甚至被人们喻为众多电子系统的"心脏"。其性能好坏直接影响通信设备的性能,尤其是影响接收机的灵敏度和选择性。对频率合成器相位噪声的概念进行了简单的阐述。从锁相环的分析模型出发,介绍相位噪声的特性,分析了影响相位噪声的各种主要因素,并提出了提高频率合成器相位噪声性能的一些基本方法。通过实例介绍了环路滤波器参数的选择与计算。     

现代频率合成中的锁频环实验研究

压控振荡器（VCO）是合成器中的关键器件之一，其噪声特性直接影响合成器的相位噪声和环路动态特性。在锁相合成器中，特别是宽带合成器中，对VCO采用附加锁频环进行稳频控制，明显地优化了合成器载频中远区的相位噪声，锁频环已成为先进合成器的关键技术。该文描述了锁频环（FLL）的原理，对锁频环的环路特性和相位噪声进行了理论分析，并以C波段合成器为例，给出了常规小数锁相环和小数锁相附加锁频环的实验研究结果。实验证明锁频环对优化合成器中远区相位噪声效果明显。     

Parametric Analysis to Reduce Phase Noise of Frequency Synthesizers for Wireless Communication System

The aim of this paper is analysis and presenting a technique to reduce phase noise of frequency synthesizer for pure signal synthesis. To reduce phase noise of synthesizer, first, we present a mathematical and accurate model of phase noise in phase locked loop based frequency synthesizer with take into account noise of its component. Then we predict output phase noise in term of its parameters. Finally, we describe as effective technique for phase noise in frequency synthesizer. The simulation results show the performance of the frequency synthesizer for the High Speed communication system.     

宽带跳频频合器关键指标的分析、仿真与实现

跳频通信是通信抗干扰的重要措施,跳频频率源是实现跳频通信的核心部件之一,低相位噪声和快速的频率转换锁定时间是跳频频率源的主要指标.总结了在宽带跣额频合器的设计中对相位噪声和锁定时间的分析方法和仿真结果,并采用基于DDS PLL技术的AD9956芯片,制作了S波段宽带跳频频合器,实现了宽频带、低相位噪声和快速锁定性能.     

低相噪硅雷达射频频率源的研究与设计

分析了频率源中各个模块的噪声传递函数,确定影响近端噪声的模块分别是鉴频鉴相器-电荷泵(PFD-CP)、分频器;在默认分频器相位噪声为-158dBc/Hz,通过matlab建模推断,需要PFD-CP模块在10kHz频偏处的输入噪声达到-143dBc/Hz,才能实现频率源输出信号在10kHz频偏处相位噪声-107dBc/Hz。采用0.18μmSiGe BiCMOS工艺,设计了整块芯片,着重优化了PFD-CP模块的输入噪声,经过spectre仿真,PFD-CP模块的输入噪声为-146dBc/Hz,经过实测,输出信号在10kHz频偏处相位噪声为-108dBc/Hz,达到设计预期。