基于全状态伪随机序列的BIST设计

全状态伪随机序列发生器（ASPRG）是在FSR的基础上,通过修改其反馈函数而得到,其最大的优点就是利用了移位寄存器的全部状态,序列最大长度为2^n。本文首先推导得到4位和8位ASPRG的反馈网络函数,在此基础上应用ASPRG进行内建自测试（Build In Self Test）设计并优化电路结构,ASPRG既作为测试信号发生器,而它的另一种工作模式则作为特征分析使用。这样不仅简化了BIST设计,同时降低了功耗,具有较高的现实意义。     

一种非线性最大长度伪随机序列发生器的设计

伪随机序列在众多领域得到应用,研究伪随机序列的产生具有重要意义.基于m序列,首次提出采用特征函数构造非线性最大长度移位寄存器反馈函数.运用这种方法,构造了一类非线性反馈函数.根据该类反馈函数,设计了非线性伪随机序列发生器,并在FPGA(EPF10K)上得到实现.结果表明,该序列发生器生成的伪随机序列,周期长度,平衡特性、游程特性与m序列相同,非线性度较之得到提高,是难得的序列.     

一种用于自稳零放大器的伪随机信号发生器

提出了一种用于自稳零运算放大器的伪随机信号发生器电路.该电路结合了线性反馈移位寄存器和多级计数器,实现了输出信号的频率在一定范围内随机变化的功能.利用7级线性反馈移位寄存器生成的7位伪随机码对多级计数器进行置位,计数器以置位后的状态开始计数.当计数器计满时,输出信号跳变一次.同时,线性反馈移位寄存器生成新的伪随机码对计数器电路进行重新置位,计数器再重新计数.最终产生频率在一定范围内随机变化的输出信号.该输出信号作为自稳零放大器失调校准电路的开关时序信号,使自稳零运放的失调电压校准电路（开关电容结构）的开关动作具有随机化特征,产生的开关毛刺类似随机噪声,改善了自稳零放大器失调电压的校准效果.该伪随机信号发生器电路采用0.5μm CMOS工艺实现.仿真结果表明,该信号发生器电路实现产生的输出信号的频率在2 kHz到4 kHz范围内随机变化.将其用于自稳零运算放大器的失调电压校准中,自稳零运放输出信号中的谐波显著降低.     

基于LFSR的随机整数发生器设计

信息隐藏与数字水印技术要求伪随机整数序列的周期足够长,以避免在同一位置重复嵌入秘密信息。文章根据线性反馈移位寄存器的基本理论设计实现了一种伪随机整数发生器,该发生器能生成任意指定周期的整数序列,为了进一步研究随机数的应用提供了一种实验平台。     

随机位序列发生器电路

随机位序列发生器是数据传输系统样机制作和测试用的基本设备,人们在测量BER(位差错率)和传输系统中与模式相关的效应时都使用这种发生器。与模式相关的效应包括基线漂移、数据抖动以及已复原时钟的抖动。大多数序列发生器通过具有适量反馈的移位寄存器产生PRBS(伪随机位序列),因此序列的长度有限,序列发生器要不断地重复产生同一模     

基于FPGA的m序列发生器实现

讨论了应用移位寄存器理论实现基于FPGA的伪随机序列发生器的方法,通过理论分析给出了m序列本原多项式与m序列移位寄存器反馈多项式间的关系。同时给出了运用VHDL语言编程,并以Altera的QuartusⅡ软件为开发平台的m序列的仿真波形。     

基于变结构混沌的伪随机序列发生器

为产生随机性能良好的伪随机序列,提出了一个新的变结构混沌系统。该混沌系统在一个开关函数控制下其系统结构随时间随机地转换,所产生的混沌信号是两个不同的混沌信号的混合,具有良好的复杂性。基于该变结构混沌系统设计了一种伪随机序列发生器,采用NIST标准和STS-2．0b测试套件对其产生的伪随机序列进行了统计性能测试,测试结果表明该伪随机序列发生器具有良好的随机性,可应用于计算机、通信、信息加密等领域中。     

一种更长周期m序列的实现方法

m序列即最长线性反馈移位寄存器序列,其随机特性与白噪声特性最为接近,是一种常用的信号形式,在信号分析和信号处理中具有重要的价值。为了产生随机性能良好的伪随机序列,进而生成较为理想的白噪声信号,满足一般通信系统的测试要求,文中从m序列的原理和构造方法出发,应用周期性变更线性反馈移位寄存器的反馈连接和初始状态的方法,提出了一种基于VHDL生成的具有更长周期m序列的新方案。给出了原理分析、系统设计及算法的仿真结果。     

基于母函数的非线性反馈函数及其子序列研究

 针对非线性最大长度移位寄存器反馈函数难以构造问题,本文提出了一种基于母函数构造非线性最大长度移位寄存器反馈函数方法.首先,我们阐述了母函数模3分类法,证明了各类母函数新的特征状态集,提取了母函数的特征式;其次,根据特征式对母函数的筛分特性合成了非线性m子序列移位寄存器反馈函数;最后,分析了该移位寄存器生成的伪随机序列,对其自相关值和线性复杂度进行了大量搜索.结果一致表明该序列不仅具有良好的周期特性、平衡特性、游程特性,还具有尖锐的自相关特性和理想的线性复杂度.     

基于FPGA的FSK加密通信

主要介绍了二进制移频键控FSK通信过程中利用FPGA进行伪随机序列加密的实现方法.移频键控是信息传输中使用较早的一种调制方式,它具有实现容易,抗噪声与抗衰减性能较好的优点,在中低速数据传输中得到了广泛的应用.直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利.给出了基于线性反馈移位寄存器电路,设计一种简洁的伪随机序列发生器的方法.这种方法所产生的随机序列不仅可具有极长的周期,而且还具有良好的随机特性.由于该伪随机序列可以被设计成任意长度,所以设计过程比较灵活.介绍了加密的设计理论、设计过程和硬件实现,该电路可进行下载生成实际电路,并应用到信息安全领域中.     

缩扩生成器的构造与分析

论文将自扩生成器与缩减生成器组合构成了一种新型的伪随机序列生成器——缩扩生成器，它由两个三元的线性反馈移位寄存器（LFSR）构成。文中讨论了某种特殊情形下得到的缩扩序列的周期、符号分布、特征多项式等密码学性质。     

一种新型的缩控生成器

将缩减生成器与一种新型的钟控生成器组合构成了一种新型的伪随机序列生成器—缩控生成器,它是由两个三元的线性反馈移位寄存器(LFSR)构成。文章讨论了这种新型的缩控序列的周期,线性复杂度,符号分布及1,2-重量复杂度等密码学性质。分析结果表明,这种缩控序列具有大的周期,大的线性复杂度,符号分布也比较均衡,而且当LFSR级数很大时,缩控序列能够有效地抵抗B-M算法的攻击,适合于流密码系统中的应用。     

二元给定序列非线性移位寄存器的综合与产生

依据非线性移位寄存器的原理，文中讨论二元给定序列非线性反馈移位寄存器的综合算法，用C语言编程．找到了产生该序列的非线性移位寄存器。借助EDA技术，以FPGA为硬件基础，经过设计优化构成定长序列和给定周期序列的伪随机序列发生器，并进行了仿真实验，用硬件实验证实了设计的合理性。     

Chaotic block iterating method for pseudo-random sequence generator

A pseudo-random sequence generator is a basic tool for cryptography. To realize a pseudo-random sequence generator, a new block iterating method using shifter, multiplier, and adder operations has been introduced. By increasing the iteration of the counter and by performing calculations based on the initial value, an approximate pseudo-random sequence was obtained after exchanging bits. The algorithm and the complexity of the generator were introduced. The result obtained from the calculation shows that the self-correlation of the “m” block sequence is two-valued; the block field value is [0,2 m-1], and the block period is 2~(m+8)-1.     

基于FCSR的双滤波密钥流生成器

当前,由于还没有一个适于一般目的的流密码国际加密标准,流密码的设计与分析引起了广泛关注。在以前的流密码的设计中多采用线性反馈移位寄存器（LFSR）作为基本的部件。然而由于LFSR本身的线性性,基于LFSR的流密码备受攻击,进而相继出现了一些替换部件,例如T函数,带进位的反馈移位寄存器（FCSR）等等。文中给出了一个新的基于FCSR的密钥流生成器。理论分析表明该密钥流生成器具有高度的安全性。NIST统计测试表明该密钥流生成器的伪随机特性是理想的。     

基于自相关差分累积量的长码DS信号伪码周期估计

直接序列扩频（DS）信号,尤其是长码DS信号的截获一直都是电子战中的难题。文章提出的基于自相关差分累积量的方法,能够在非合作背景下对长码DS信号的伪码周期进行估计,实验结果表明,该方法能够在低信噪比条件下,对扩频调制比（信息比特持续时间和伪码周期之比）远小于1的长码DS信号的伪码周期进行有效估计。     

Efficient test pattern generators based on specific cellular automata structures

A new method of designing built-in test pattern generator (TPG) for digital circuits is presented in the paper. The specific cellular automata register structure (henceforth denoted as DTI-LFSR) composed of D and T flip–flops with either active-high or active-low inputs is used as an effective TPG. It is shown in the paper how to find DTI-LFSR structure that generates vector sequence that contains at least some of deterministic test patterns detecting hard faults in the given circuit under test. The remaining faults, if any, are covered by the sequence of pseudo-random patterns produced either by the same DTI-LFSR structure or by its modified version supplemented with a linear feedback path, which is henceforth called IEDTI-LFSR. The main advantage of a TPG designed according to the proposed method is short testing time. This feature is supported by experimental results. Another good point of the DTI-LFSR is its low area overhead and high operational frequency.     

Silicon bipolar IC for PRBS testing generates adjustable bit ratesup to 25 Gbit/s

For the first time, a completely integrated pseudo-random pattern generator providing adjustable bit rates up to at least 25 Gbit/s without additional external multiplexing is presented. The sequence length is 2ⁿ-1. The application of the monolithic Si bipolar IC serves as a single chip measurement instrument for pseudo-random binary sequence (PRBS) generation required for the characterisation and development of high-speed components used in future optical fibre communication systems. Only three external microwave components are needed for operation: a clock generator, a power divider and a phase shifter. The chip is realised in an advanced implanted base silicon bipolar technology