低压低功耗混频器的设计

本文对常见的混频器结构进行了调整,提出了一种新的混频器结构--低压低功耗混频器,分别降低了跨导级、本振级与输出负载正常工作时所消耗的直流电压降,从而达到降低电源电压的目的.采用1.5v TSMC 0.35 μm CMOS工艺进行仿真,该混频器仿真结果表明,电路转换增益为-10.5 dB,噪声系数为20.648 dBm,1 dB压缩点为-5.764dBm,三阶输入交调点为4.807 dBm.     

一种用于固态功率放大器的ALC电路

设计了一种用于X波段固态功放的ALC电路,根据输出信号功率控制可变衰减器的衰减量,对放大器的增益和输出功率进行调节。放大器工作频率范围为8.0 GHz～8.5 GHz。在室温条件下,当输入功率在-5 dBm～+5 dBm范围变化时,在ALC电路控制下放大器输出功率稳定在13.2 dBm～13.7 dBm之间,增益波动小于0.5 dB。     

一种带有巴伦电路的24 GHz上混频器设计

设计了一个24 GHz上变频混频器,基于吉尔伯特结构全集成了3个片上巴伦电路。采用gm/I方法协调晶体管大小为了获得较好的转换增益、隔离度与电路耗散功率。电路实现采用厦门三安0.5μm PHEMT工艺,5 V电压供电,在本振LO为0 dBm时,转换增益为9 dBm。工作在24 GHz频段时,1 dB压缩点为-20 dBm,混频器的最大输出功率为-10 dBm,射频输出端口与本振的隔离度大于32 dB,整个电路直流功耗40 mW,芯片面积为1 mm×1.3 mm。     

适用于功率运算放大器的输入级放大电路设计

基于70 V高压双极型工艺,设计了一种适用于单片高压功率运算放大器的输入级电路。该电路采用p沟道结型场效应晶体管(JFET)组成的差分对套筒式共源共栅(differential telescopic cascode)结构,具有低偏置电流、低失调电压、低失调电流、高共模抑制比的特点。以共集-共射(CC-CE)的放大电路结构作为该输入级电路的负载,减小对输入级影响的同时能够提高电压增益。Spectre仿真结果表明,输入偏置电流仅为20 pA,失调电压为0.11 mV,失调电流为0.57 fA,连接负载后的增益可以达到89 dB,单位增益带宽达到8.13 MHz。     

960～1400 MHz宽带功率放大器设计

基于横向扩散金属氧化物半导体（LDMOS）器件,研制了一款应用于L波段的宽带射频功率放大器。该放大器共由2级放大级联组成,为了实现宽带以及良好的输出驻波,末级功放采用平衡式拓扑电路结构;级间匹配网络使用微带线及电容混合匹配方法实现宽带匹配。最终实测数据如下：频率覆盖0.96 GHz～1.4 GHz,功放整体输出功率达到50 dBm(100 W),功率增益大于30 dB,效率大于45%。功率回退8 dB,输出功率42 dBm时,邻信道功率比（ACPR）为-40 dBC。指标表明功放模块能够很好地应用于雷达和无线通信发射机中。     

带有AGC的622Mbps光纤前置放大器

设计一种带有自动增益控制(AGC)的光纤接收跨阻前置放大器(TIA),应用于SDH系统STM-4速率级(622Mbps),采用CSMC 0.6μm CMOS工艺实现。电源电压3.3V,差分输出。仿真结果显示,可允许的信号输入范围较大(-32dBm到 3dBm),小信号输入增益高达86.9dBΩ,相位分裂器的有源电感负载有效提高了电路的带宽约70%,放大器的等效输入电流噪声为4.34pAHz。     

一种开环自动电平控制系统的研究

针对分频器输出信号功率对输入信号功率不敏感的特性,提出了一种简单实用的开环式自动电平控制系统。该系统的电路由一个以10 dB为步进的衰减器和一个以1 dB为步进的可变增益放大器级联而成,其实现算法主要由前期建表与功率控制算法组成,而功率控制算法主要由双线性插值算法和直接赋值算法组成。通过实验对设计的电路及算法进行了验证,当输入信号功率范围为0~+10 dBm时,系统输出功率范围为-30~+10 dBm,步进为1 dB,功率误差为±2 dB。     

3 GHz CMOS低噪声放大器的优化设计

基于0.18 μm CMOS工艺,采用共源共栅源极负反馈结构,设计了一种3 GHz低噪声放大器电路.从阻抗匹配及噪声优化的角度分析了电路的性能,提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,功率增益为23.4dB,反向传输系数为-25.9 dB,噪声系数为1.1 dB,1dB压缩点为-13.05 dBm.     

采用BCDMOS技术的电流模降压型DC-DC转换器功率级设计

给出采用0.8μm 30 V BCDMOS工艺技术的电流模降压型DC-DC转换器的功率级设计,该功率级可以输出3 A负载电流,转换效率可达到92%.主要描述了电流模降压型DC-DC转换器功率级的建模以及功率级电路和版图设计,包括功率晶体管及驱动电路、功率晶体管采样电流及斜波补偿电路,最后给出了该功率级设计的测试结果.     

5.2GHz CMOS功率放大器设计

采用TSMC0.18μmCMOS工艺设计了一个5.2GHzWLAN(无线局域网)的功率放大器,该放大器采用两级差分结构。为了提高其线性度和功率附加效率,在每个差分放大级共源共栅电路之间引入电感,以及在每一级共源共栅放大器内部引入了多个MOS管的串并联。在ADS2009软件平台下对该功率放大器进行仿真,并应用Cadence软件进行功率放大器电路的版图设计。仿真结果表明,在1.8V工作电压下,1dB压缩点输出功率为19.6dBm,增益为28.2dB,功率附加效率为18.1%,符合无线局域网802.11a标准系统的要求。