浅析IC测试开发流程及量产数据对产品设计的影响

集成电路行业作为信息产业的基础,其应用领域上至国防军工下至家用电器。测试技术是检测集成电路质量好坏的重要环节,对集成电路进行测试可有效提高芯片的成品率。测试的主要目的是保证芯片在恶劣环境下能完全实现设计规格书所规定的功能及性能指标。主要论述半导体后道测试对产品工艺的影响,旨在降低测试成本,提高测试质量及测试精度。     

IP软核的测试技术研究

随着超大规模集成电路技术的不断发展,集成电路的集成度不断增加;片上系统(SOC)的规模越来越大,片上系统的设计就变得越来越复杂。开发IP核成为SOC的重要设计手段。同时,IP核的测试也对科研人员提出了新的挑战。本文重点描述了IP的测试技术,证明了文献[1]中给出的伪穷举法。并以可编程8255并行I/O接口芯片为例说明了使用伪穷举法进行了IP核校验的方法。     

数字集成电路测试技术应用分析

本篇文章大体讲述了数字集成电路测试技术的基础组成部分,在现阶段中数字集成电路测试中高规格的基本操作原理等。针对这些测试原理对各种各样的测试系统进行不同的语言测试以及编程等,另一方面对数字集成电路方面的技术测试所迎接的现状及日后形势等进行了简要的解析。     

集成电路进入片上系统时代

首先评述了系统级集成电路的发展现状 ,然后介绍了系统级集成电路的设计技术 ,其中包括系统级集成电路的设计方法、系统级集成电路中的 IP问题及深亚微米设计技术 ;简述了系统级集成电路的测试技术和芯片加工技术 ;最后预测了系统级集成电路的未来发展。     

集成电路测试系统的发展趋势

集成电路测试是集成电路产业链中的一个重要环节,而集成电路测试系统是实现集成电路测试必不可少的工具。本文首先介绍了集成电路测试系统的测试内容和基本架构,随后结合全球专利申请情况分别对集成电路测试系统三个主要改进方向(探针卡和测试冶具的改进、测试板卡的改进以及整个测试系统架构总成的改进)的发展历程、趋势以及前景进行详细地分析,最后,本文给出了集成电路测试所面临的挑战。     

数字集成电路测试技术应用

介绍了数字集成电路测试系统的基本构成,当今超大规模数字集成电路测试的基本原理,并在掌握这些测试理论的基础之上针对不同类型的测试系统利用其各自测试语言进行编程的测试技术应用,同时也提出了集成电路测试技术面临的挑战和未来发展趋势。     

基于BST技术的ASIC设计

专用集成电路 (ASIC)的测试需要设计一个专用测试集 ,测试过程复杂且成本高。而采用边界扫描测试技术设计ASIC ,其测试过程简便快捷 ,不需要复杂和昂贵的测试设备 ,可降低成本 ,提高产品质量。     

仪器测试技术的发展

随着仪器设备不断的精密和复杂化,测试技术变得越来越重要。该文以测量仪器的发展为主线,对仪器测试技术的发展过程作了简要的介绍,对各种测试技术的特点进行了比较。尤其对虚拟仪器技术与IVI技术做了详细的分析,并指出了发展趋势和值得研究的问题。     

仪器测试技术的发展

随着仪器设备不断的精密和复杂化,测试技术变得越来越重要。该文以测量仪器的发展为主线．对仪器测试技术的发展过程作了简要的介绍,对各种测试技术的特点进行了比较。尤其对虚拟仪器技术与IVI技术做了详细的分析。并指出了发展趋势和值得研究的问题。     

基于BST技术的ASIC技术

专用集成电路（ASIC）的测试需要设计一个专用测试集,测试过程复杂且成本高。而采用边界扫描测试技术设计ASIC,其测试过程简便快捷,不需要复杂和昂贵的测试设备,可降低成本,提高产品质量。     

硅集成电路高速功能测试探头

硅集成电路的测试技术一般是采用比较大的接触探针装置。在测试园片阵列时,由于它存在固有的寄生引线电感和电容,因此就限制了测试脉冲的频率或测试脉冲的上升时间,从而影响了对集成电路的分析。因为大规模集成逻辑电路和存储器电路的设计变得更加复杂且用于高速,这些器件进行在实际应用条件下的功能测试是非常必要的。为了满足这些要求和克服引线引进的寄生问题,已研制出多触点、定点、低电感和电容的测试探头。因为探头指     

国际微电子计量与测试技术研讨会（CMMT 2010中国武汉）征文通知

一、会议主题 微电子技术是当代技术革命的先导与核心。微电子技术的发展,离不开微电子计量与测试技术的保障。当前,微电子器件的发展呈现规模愈来愈大、集成度愈来愈高、速度愈来愈快、结构愈来愈复杂、功能愈来愈强大的特点,同时更高精度、更强功能、更复杂结构的集成电路测试系统得到广泛的推广与应用,     

数字通道传输延迟时间测量方法研究

在集成电路测试领域,传输延迟时间tPD是一个非常重要的参数,其不仅反映集成电路对信号的响应速度,也是集成电路测试系统交流参数测量准确的重要影响因素。详细分析了集成电路测试系统传输延迟时间产生的原因,及其对待测器件交流参数测量结果的影响。提出了基于时域反射技术的集成电路测试系统数字通道传输延迟测量方法,并在泰瑞达J750EX集成电路测试系统上进行了实验验证。通过对实验数据的分析,表明该方法能有效测量数字通道传输延迟时间,提高集成电路测试系统交流参数测量准确度。     

单片开关电源管理集成电路设计

电源是所有设备的动力源泉,保障电子设备功能的正常运行。随着电子设备朝着精密复杂的方向发展,对于电源体积的要求也越来越高。单片形式的开关电路是一种新型的电源,它的性价比极高,性能优越,集成化程度高等。首先,本文介绍关于开关电源的现阶段的行业发展情况。然后,设计了一种只需提供很少的外部元器件就可以组成的开关电源的集成电路。     

从1149.1标准到1149.7标准分析边界扫描技术的发展

边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试;文中对边界扫描的多个协议标准进行了介绍和分析,着重讨论了各个标准的体系结构及功能,最后介绍了边界扫描技术面临的挑战及今后的发展方向。     

FPGA单倍线测试方法研究

二十一世纪,计算机技术得到了进一步提高与普及,并已应用于各个行业中,半导体集成电路技术在这一背景下也有了空前发展。用计算机软件来进行FPGA测试方法的设计,使现场可编程门阵列（FPGA）的测试效率得到极大提高。采用美国Xilinx公司的Xilinx软件进行FPGA单倍线资源的测试方法设计,用Visual C＋＋软件进行编程生成测试文件,实现FPGA单倍线资源测试。     

CMOS集成电路电气参数测试方法研究

随着大规模集成电路自动测试设备的出现,自动测试技术被广泛应用,实现了高效率的集成电路产品验证,这就使得应用自动测试设备有了一定的流程。首先对CMOS集成电路电气参数的典型测试流程进行介绍,然后对基本测试方法及可能的测试结果逐项加以说明。     

集成电路老化及老化检测技术研究

数字集成电路老化会对电路的稳定性与可靠性造成一定的影响,甚至会对电路的安全性造成一定的威胁。针对此问题,对集成电路老化的概念进行了解释,分析了集成电路老化的影响因素,研究了数字集成电路两种常用的老化测试技术,即老化检测技术与老化预测技术,并对两种技术进行了对比分析,根据数字集成电路具体情况的不同,运用不同的检测技术。对集成电路老化问题的有效预防与处理提供了有效的帮助与参考。     

飞行试验多源iNET数据精密分析技术研究

为了解决飞行试验测试系统跨代升级,网络化测试系统采集记录的多源iNET试飞数据的精密分析难题,针对新形势下的网络化测试系统应用于飞行试验所特有的多源数据测试技术架构,分析了该测试技术架构的特点,以及精密分析对试飞工程师验证测试系统同步采集及数据同步分析算法的重要性,提出了基于数据流StreamID的测试参数iNET精密分析方法及实现技术,实现了多源iNET试验数据的精密分析;最后在采用了网络化测试系统的某试验机的飞行试验中对多源iNET数据进行了精密分析,试验表明使用这些算法的数据处理软件满足飞行试验iNET精密分析的需求。     

相干采样在混合信号模块校准中的应用

文章介绍了混合信号测试中采样和重构的原理,针对相干采样技术进行了深入的研究,分析了采样周期、采样点、相干频率和采样频率的关系。同时以ASL3000集成电路测试系统为背景,利用相干采样理论建立、产生重构信号,实现了对集成电路测试系统任意波形发生器的精确校准。校准结果表明,该校准装置及校准方法能够满足集成电路测试系统任意波形发生器的校准要求。