随机等效采样算法在数字存储示波器上的实现

由于受Nyquist采样定理的制约,数字示波器的测量信号带宽受到一定的限制。文中介绍了一种基于低速器件的高速数据采集技术——随机等效采样在数字示波器上的实现。给出了随机等效排序算法,提出了一次等效采样结束的判断方法。在开发400MHz高速数字存储示波器上,等效采样率达到10GSPS,时间测量分辨率达到100ps。文中给出了实时采样波形图和等效后的波形图。     

基于FPGA的等效采样存储示波器设计

提出了一种应用于便携式数字存储示波器等效采样的实现方案.详细讲述了FPCA和微处理器LPC2138对高频信号随机等效采样的处理过程,利用一种全新的方法即主要利用FPGA内部逻辑单元完成对触发时刻到与下一采样时刻的时间间隔的测量.给出了FPGA对采样点的处理方法和LPC2138数据的处理及波形还原的软件处理过程.实现一个模拟带宽为1Hz～100MHz的手持式数字存储示波器.     

数字示波器的系统设计

为了对高速模拟信号进行不失真采集,系统以FPGA与ATMEGA16L单片机为核心,设计并制作了一台具有实时采样方式和等效采样方式的数字示波器。该示波器低频模拟信号采用实时采样方式,波形周期、频率测量准确及时,信号采集与存储方式灵活多样、操作方便;采用等效时间采样原理用较低速的A/D器件实现了高速的数据采集;采用模块化设计方法,使用了多种现代化EDA设计技术,较好地满足了设计要求。     

雷达信号高速数据采集系统设计

为了满足试验中对雷达中频信号的采集和记录要求,设计了一个最高采样速率为400MHz、存储容量为4.8TB的数据采集系统.它具有数字存储式示波器和高速流盘两种工作模式,可同时对2路雷达信号和3路同步脉冲信号进行采集.该系统基于PCI总线,采用先进的FPGA作为控制核心,结构紧凑、功能强大.     

一种基于FPGA／SOPC的逻辑分析仪设计

设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在Nios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能.文中详细介绍逻辑分析仪的SOPC设计思想和实现原理,同时叙述了采样和数据存储电路以及触发核中序列触发的设计方法.实践表明,该设计方法是有效和切实可行的.     

一种新型随机等效采样的实现方法

随着现代电子技术的发展,测试手段的提高,开发人员对数字存储示波器的采样率提出了更高要求。为了解决高速数据采集成本高的问题,提出了随机等效采样技术,并利用游标卡尺原理实现对触发时刻与下一采样时钟的时间测量,完成了等效采样率为10 G的采集模块的设计。该模块主要由触发时钟产生模块、采样时钟产生模块、等效采样测时模块与数据存储模块组成。该技术具有较高的实用性,并已应用于产品中。     

基于μClinux/SOPC嵌入式集成仪器中的示波器

介绍一种以SOPC作为μClinux硬件控制平台,AD9283与EP1C6Q240 FPGA芯片完成数据采集的智能控制,USB2.0实现与PC通信,由SOPC来完成TFT驱动和显示控制,用C/C 语言实现TFT仪器界面设计,实现双通道实时采样100MHz等效采样5GHz的数字示波器的设计思想和实现方案,实验表明该设计是行之有效的,文中重点介绍集成仪器的架构、示波器的结构及示波器的FPGA/SOPC与相关软件设计.     

高速深存储数据采集系统研究与设计

存储深度表征了示波器在最高实时采样率下连续采集并存储采样点的能力.提高存储深度有助于提高系统分析波形细节的能力,但同时也会导致系统响应速度的下降.基于超高速并行采样和波形快速定位与缩放等技术,设计了实时采样率高达6 Gs/s,存储深度高达512 Mpts的高速深存储数据采集系统,重点提出了一种深度存储条件下的波形快速定位与缩放技术,以解决提高深度存储所带来的响应速度慢、波形捕获率低等问题.最后给出信号实时数据采集的实验结果.结果表明运用波形快速定位与缩放技术,系统响应速度大幅提高,可以快速定位并显示用户所关心的波形细节,提高示波器的性能.     

凌华推出14位130MS／s、512MB的PXI高速数据采集卡PXI-9820

全球PXI技术领先、亚洲最大的PXI量测自动化模块供应商——凌华科技推出PXI高速资料采集卡PXI-9820。14位高分辨率、65MS/s采样频率与30 MHz频宽,适用于高端的数据采集应用,例如军事应用的雷达信号分析、超声信号分析;也可用于数字广播信号的分析,或配合降频技术与带通滤波器的使用,采集数字通讯的I、Q信号,再运用PXI-9820进一步分析该通讯调制与解调的品质。     

虚拟数字存储示波器中A／D动态性能的研究

研究并设计了一种高速高精度的虚拟数字存储示波器.采用理论分析和数值仿真的方法研究了调理电路噪声和采样时钟相位噪声对A/D动态性能的影响,以此为指导设计出了独立双通道100 MSPS采样率、10位垂直分辨率的虚拟数字存储示波器.研究表明,调理电路的噪声和采样时钟的相位噪声会对系统的动态性能产生严重影响,实验还发现,调理电路的谐波失真也是降低系统动态性能的重要因素,因而在高速高精度数据采集系统中应该选择低噪声和低谐波失真的器件,同时需要优化PCB设计.