一种高速、高共模噪声抗扰的电平位移电路

介绍了一种应用于GaN驱动的0.35μm HV CMOS工艺的高速、高共模噪声抗扰的电平位移电路。该电路采用高速电流镜和双锁存结构,并增加共模抗扰辅助电路,大大提高了传输速度和对共模噪声的抗扰能力。该高速、高共模噪声抗扰的电平位移电路主要用于驱动增强型GaN的高压半桥栅驱动。仿真结果显示该电平位移电路上升沿传输延时1.03 ns,下降沿传输延时1.15 ns,可承受GaN高压半桥栅驱动开关节点SW处电压浮动50 V/ns。     

一种高噪声抗扰度电容式电平位移电路

设计了一种适用于GaN半桥栅驱动的高噪声抗扰度的电容式电平位移电路。在浮动电源轨发生dV/dt切换和减幅振荡时,采用去耦开关完全消除了影响输出状态的共模噪声,采用动态开关减小了电路失配引起的差模噪声。利用电容耦合技术实现了高负压容忍度、亚纳秒级延时和低功耗。采用0.18 μm高压BCD工艺进行电路设计。仿真结果表明,在50 V电平转换下,该电平位移电路的共模瞬态抗扰度达到200 V/ns,200 V/ns转换速率下的失配容忍度达到30%,负压容忍度达到-5 V,平均传输延时为0.56 ns。     

一种高速高共模瞬态抗扰度电平位移电路

设计了一种适用于GaN栅驱动的高速、高共模瞬态抗扰度的电平位移电路。电路受PWM信号和短脉冲协同控制,利用短脉冲控制的加速电路提升了电平转换速度。在浮动电源轨高速切换和减幅振荡过程中,电路内部对地寄生电容的充放电会导致输出逻辑错误。针对此问题,采用一种高速、低功耗的交叉控制式噪声屏蔽电路,实现了极高的共模瞬态抗扰度。采用0.35 μm高压CMOS工艺进行电路设计。仿真结果表明,在100 V电平转换情况下,该电平位移电路的平均传输延时为1.58 ns,延时失配小于100 ps,共模瞬态抗扰度达到200 V/ns。     

一种高速高可靠性低功耗的电平位移电路

为了满足MHz以上频率的GaN半桥栅驱动系统的应用需求,提出了一种高速高可靠性低功耗的低FOM电平位移电路。串联可控正反馈电平位移电路通过仅在转换过程中减弱正反馈力度,实现了低传输延迟和高共模噪声抗扰能力,同时采用最小短脉冲电路设计以降低功耗。该电平位移电路基于0.5 μm 80 V高压(HV) CMOS工艺进行设计与仿真验证,结果表明,电路具有960 ps的传输延时、50 V/ns的共模噪声抗扰能力和0.024 ns/(μm·V)的FOM值。     

用于GaN驱动芯片的低功耗高可靠高侧供电电路

高侧供电电路对GaN驱动芯片的可靠性和功耗有非常重要的影响。设计并实现了一种低功耗高可靠的高侧供电电路。考虑到GaN器件的低栅源击穿电压及其反向导通特性，通过自举钳位稳压设计将低压差线性稳压器(LDO)直接搭建在高侧通路以实现对GaN器件栅源电压的保护，此外通过设计抗高侧地HS负压的电平位移电路以实现在高频、高噪声条件下GaN驱动芯片能够正常工作。该高侧供电电路基于0.18μm BCD工艺设计并流片，测试结果表明，集成该高侧供电电路的GaN驱动芯片的高侧输出端能够在最大90 V/ns的电压转换速率或最小25 ns脉宽的输入脉冲下输出最大压差5 V的方波信号，具有良好的性能。     

一种高dV/dt噪声抑制的电平位移电路设计

在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计了防止误关断辅助电路和防止误开启辅助电路。防止误关断辅助电路在上桥臂开启状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持高电平状态,防止上桥臂功率管被误关断;防止误开启辅助电路在上桥臂关断状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持低电平状态,防止上桥臂功率管被误开启。基于0.18μm BCD工艺进行仿真验证,所设计的电平位移电路开通传输延时仅为1.2 ns,具备100 V/ns的dV/dt噪声抑制能力。     

适用于GaN栅极驱动的自适应死区时间控制电路

设计了一种适用于GaN栅极驱动的自适应死区时间控制电路,该电路具有低延时、低功耗、高速、高开关频率的特点。电路通过单脉冲产生电路检测开关节点电压,以实现零静态功耗;加入互锁电路以防误触发,消除了由开关节点毛刺导致的上下管直通的现象。电路基于SMIC 0.18 μm BCD工艺设计,仿真结果表明,死区时间可随负载变化而自适应调整,且当最坏情况开关节点电压的dv/dt=48 V/ns时,电路高低侧死区时间误差仅为1.59 ns和2.69 ns。     

一种GaN半桥驱动器电平移位电路设计

GaN半桥输出点电压在死区时间为负值,给GaN功率器件栅极驱动电路信号通信带来了挑战。通过研究驱动器电平移位锁存电路工作状态与半桥功率级输出节点电压跳变、死区时间负压之间的相互影响,设计了一种新型的零静态功耗电平移位电路及其误触发消除电路。电路采用100 V BCD 0.18μm工艺设计,在输入电压100 V、开关频率5 MHz的GaN半桥变换器中对版图进行了后仿真。仿真结果表明,当半桥功率级输出节点分别为-3 V和100 V时,延时为4.5 ns和1.5 ns。     

一种具有抗dV/dt噪声能力的600 V HVIC北大核心

设计了一种改进的电平移位电路。该电路采用交叉耦合结构，在不明显增加电路复杂度的情况下，显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明，设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力，并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外，从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比，设计的HVIC整体的传输延时得到了优化，降低到54 ns左右。     

一种用于平板显示系统的LVDS接口驱动电路的设计

LVDS接口电路已成为平板显示系统信号传输的首选,被广泛应用于数字视频高速传输系统。本文设计了一个LVDS接口驱动电路,该驱动电路采用共模反馈环路使输出LVDS信号的共模电平稳定。在输入信号为800MHz情况下应用1stSilicon0.35μm CMOS混合信号工艺在Cadence Spectre环境下对驱动器电路进行了仿真,结果表明所设计的驱动电路各项技术参数完全符合LVDS标准。     

F等离子体处理增强型及耗尽型AlGaN/GaN HEMT集成SRAM单元电路和电平转换电路

我们设计并且制备了GaN基增强型/耗尽型（E/D 模）直接耦合6管静态随机存取存储器（SRAM）单元电路和电平转换电路。利用氟等离子处理工艺,使用适中的AlGaN势垒层厚度异质结材料,增强型和耗尽型铝镓氮/氮化镓 HEMTs被集成在了同一个晶片上。六管SRAM单元由对称的两个E/D模反相器和增强型开关管组成。在1V的工作电压下,SRAM单元电路的输出高电平和低电平分别为0.95V和0.07V。电平转换电路的工作电压为+6V和-6V,通过4个串联的镍-铝镓氮/氮化镓肖特基二极管使电压降低。通过轮流控制电平转换电路的两个反相器模块的开关状态,电平转换电路输出两路电压,分别为-0.5V和-5V。电平转换器的翻转电压为0.76V。SRAM单元电路和电平转换电路都能正确地工作,展现了氮化镓基E/D模数字和模拟集成电路的潜力。提出了几条设计上的考虑,以避免阈值电压的漂移对电路工作造成的影响。     

GaN 功率器件调制电路在T/R组件中的设计与应用

介绍了一种GaN 功率器件调制电路的设计方法。该调制电路广泛用于T/ R 组件发射链路的大功率 GaN 功放,具有高电压工作、大电流供给以及尖峰电压抑制等功能。文中重点论述了调制电路的原理,指出尖峰电 压抑制功能是实现该调制电路的难点。经仿真分析实现了延时在500 ns 以内、负压检测电平在-4. 2~ -3. 8 V 的关 键指标。最后选用聚四氟乙烯印制板设计出GaN 功率器件调制电路实物,在T/ R 组件中进行了应用验证,测试结果 与仿真结论相符。该调制电路体积小、可靠性高,可用于高功率GaN 功放的设计,具有广阔的工程应用前景。     

600V HVIC高噪声抑制电平移位电路

A novel level shift circuit featuring with high dV/dt noise immunity and improved negative V_S capacity is proposed in this paper.Compared with the conventional structure,the proposed circuit adopting two cross-coupled PMOS transistors realizes the selective filtering ability by exploiting the path which filters out the noise introduced by the dV/dt.In addition,a differential noise cancellation circuit is proposed to enhance the noise immunity further.Meanwhile,the negative V_S capacity is improved by unifying the detected reference voltage and the logic block’s threshold voltage.A high voltage half bridge gate drive IC adopting the presented structure is experimentally realized by using a usual 600 V BCD process and achieves the stable operation up to 65 V/ns of the dV/dt characteristics.     

用于200V电平位移电路的薄层SOI高压LDMOS

文章基于1.5μm厚顶层硅SOI材料,设计了用于200 V电平位移电路的高压LDMOS,包括薄栅氧nLDMOS和厚栅氧pLDMOS。薄栅氧nLDMOS和厚栅氧pLDMOS都采用多阶场板以提高器件耐压,厚栅氧pLDMOS采用场注技术形成源端补充注入,避免了器件发生背栅穿通。文中分析了漂移区长度、注入剂量和场板对器件耐压的影响。实验表明,薄栅氧nLDMOS和厚栅氧pLDMOS耐压分别达到344 V和340 V。采用文中设计的高压器件,成功研制出200 V高压电平位移电路。     

在SOI基上设计实现D/A驱动的高压LDMOS开关电路

设计实现SOI基上带有D/A驱动的高压LDMOS功率开关电路,利用D/A变换的灵活性,运用数字电路与高压模拟电路混合设计方法,实现数字控制的耐压为300V的LDMOS功率开关电路．该功率集成电路芯片的实现,为SOI高压功率开关电路提供了一种更为方便快速的数字控制设计方法,同时也为功率系统集成电路提供了一种有效的实验验证,从而证实了功率系统集成的探索在理论上以及工程上具有一定的可行性．     

Restoration of controllable hysteresis in partially depleted SOI CMOS Schmitt trigger circuits

This paper presents a new circuit technique to alleviate the uncontrollable floating-body-induced hysteretic component present in the transfer characteristics of voltage-mode CMOS Schmitt trigger circuits in a partially depleted silicon-on-insulator technology. This technique integrates a successive switching threshold shift mechanism with the systematic body contact scheme, resulting in improved noise immunity and well-defined hysteresis behavior for the Schmitt trigger circuit that is suitable for use as a low-noise receiver, level shifter, waveform-reshaping circuit, and delay element in very large-scale integrated applications.     

采用GaN HEMT的可调窄脉冲激光器驱动电路

为实现纳秒级的输出光脉宽,使用GaN HEMT作为激光器放电回路的开关管。由于GaN HMET的栅极总电荷小,提出使用小尺寸的GaN HEMT建立驱动电路的输入级,响应控制信号,控制放电回路开关管。搭建电路驱动860 nm激光器,并进行测试。放电回路电源电压为12 V,测试结果显示,最大输出光脉宽8.8 ns对应大于8 W的峰值功率,输出最小光脉宽为4 ns。为实现更大的脉宽可调范围,设计另一款电路并测试。该电路实现输出光脉宽大于8.4 ns可调,在电源电压20 V、输入信号脉宽100 ns的条件下,输出光峰值功率可达46 W。电路尺寸分别为10 mm×6 mm和13 mm×11 mm,为实现进一步小型化,对设计的电路提出了集成方法。提出的电路结构简单、容易实现集成且成本低,为窄脉冲激光器驱动电路的设计提供了新的思路。     

A leakage-tolerant low-swing circuit style in partially depleted silicon-on-insulator CMOS technologies

The parasitic bipolar leakage and the large subthreshold leakage due to high floating-body voltage reduce the noise margin and increase the delay of the circuits in the partially depleted silicon-on-insulator (PD/SOI). Differential cascode voltage switch logic (DCVSL) has circuit topologies susceptible to the leakage currents. In this paper, we propose a new circuit style to effectively handle the leakage problems in PD/SOI DCVSL. The proposed low-swing DCVSL (LS-DCVSL) uses the small internal swing to prevent the body of evaluation transistors from being charged to high voltage and, hence, suppress the leakages in DCVSL. Simulation results show that the proposed LS-DCVSL five-input XOR circuit is 33% faster than DCVSL five-input XOR circuit. In addition, the proposed circuit does not experience noise margin reduction due to pass-gate leakage.     

Circuit techniques for 1.5-V power supply flash memory

We describe circuit techniques for a Flash memory which operates with a V_DD of 1.5 V. For the interface between the peripheral circuits and the memory core circuits, two types of level shifter circuits are proposed which convert a V_DD level signal into the high voltage signals needed for high performance. In order to improve the read performance at a low V_DD, a new self-bias bitline voltage sensing scheme is described. This circuit greatly reduces the delay's dependence on bitline capacitance and achieves 19 ns reduction of the sense delay at low voltages. Multilevel storage sensing with this circuit is also discussed