基于“魂芯一号”的雷达信号处理机设计

以4片"魂芯一号"国产高性能DSP处理器和FPGA为核心,设计了一种新型通用雷达信号处理机。处理机采用高速链路口实现4片DSP处理器之间的点对点通信,采用Altera公司的高端FPGA芯片作数据预处理和接口协议转换。该处理机具有很高的运算性能和数据交换能力,并具有较好的通用性、可重构性和扩展性。通过运算性能测试,并在信号处理机上实现某数字阵列雷达信号处理,验证了"魂芯一号"的性能和应用价值。     

数字化雷达通用信号处理机设计

本文以4片ADI公司高性能浮点DSP芯片TS201S为核心处理器,结合Xilinx公司高端V5系列FPGA芯片,设计了一种数字化雷达通用信号处理机.处理机通过合理设计总线互联结构、采用高速的串行接口和利用高速电路仿真技术,具有处理能力和数据交互能力强,通用性、可重构性和扩展性好的特点.通过在处理机上实现ISAR实时成像和数字波束形成,验证了处理机的性能和工程实用性.     

基于ATPG的无线接入芯片的可测试性设计

可测试性设计是现代芯片设计中的关键环节,针对无线接入芯片的可测试性设计对测试技术有更高的要求。首先概述可测试性设计和测试向量自动生成理论,然后采用最新的测试向量自动生成技术,根据自行设计的无线接入芯片的内部结构及特点,建立一套无线接入芯片可测试性设计的方案。同时功能测试向量的配合使用,使得设计更为可靠。最终以最简单灵活的方法实现了该芯片的可测试性设计。     

基于BWDSP100处理器的无源雷达信号处理系统

针对国产BWDSP100处理器的性能和特点,提出了由4片BWDSP100处理器芯片构成的任务式并行信号处理系统,满足无源雷达大运算量的信号处理算法要求。该系统并行实现波束形成、自适应干扰抑制、长时相干积累和目标检测处理等。分析了雷达的主要信号处理模块在系统中的实现算法,估计了其运算量。实际工程应用表明该多片数字信号处理并行系统应用于无源雷达系统中,满足了雷达信号处理开放性、可扩展性的要求,提升了无源雷达系统的性能。     

混合信号集成电路边界扫描测试技术的实现

IEEE1149.4为混合信号的测试提供了一项标准,同时也提供了一种重要的可测试性设计（DFT）技术,该技术不仅可以测试芯片或PCB之间的管脚连接是否存在故障,还可以测试芯片的逻辑功能。本文以IEEE1149.4标准为基础,结合混合信号边界扫描测试系统进行了测试验证,完成对混合信号电路的参数测试。     

基于BWDSP100的高性能FFT实现

在数字信号处理(DSP)中,快速傅里叶变换(FFT)起着非常重要的作用。对于针对信号处理应用而开发的处理芯片来说,FFT的性能优劣表征着芯片实际性能的高低。BWDSP100是一款针对数字信号处理及嵌入式应用的处理器。如何在BWDSP100指令框架下,针对该芯片硬件特点展开FFT设计,是芯片走向工程应用的重要一步。为了验证FFT性能,给出了最终FFT程序在BWDSP100上测试结果及其与TS201的性能对比。对比结果表明,该FFT实现采用逆序循环思想,充分发挥了BWDSP100硬件性能,达到了设计指标,对其他DSP芯片FFT程序的开发有一定的借鉴作用。     

基于TMS320C6701的某警戒雷达信号处理机的实现

介绍了某警戒雷达信号处理系统的设计与实现。该系统为基于两片高速浮点DSP（TMS320C6701－167）的单板系统,充分利用了TMS320C6701强大的运算能力完成了雷达信号处理机的主要功能,避免使用以往设计中所需要的专用FFT芯片、乘法器芯片及其它专用的运算芯片。与过去的雷达信号处理机相比,该系统设计简洁、灵活,降低了成本,提高了系统的可靠性。     

一款雷达信号处理SOC芯片的存储器内建自测试设计

内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障.     

数字电视解调芯片的可测试性设计与优化

介绍了VLSI芯片的测试技术及故障模型,针对一款数字电视接收系统解调芯片,从设计中不同的阶段分析了集成电路的可测试性设计及其优化,解决了由于集成大量存储器引起的测试覆盖率低的问题,完成了该芯片满足时序要求的可测试性设计及优化过程,达到了流片要求.     

一种距离高分辨力雷达实时信号处理机的设计与实现

现代高性能的雷达系统对雷达信号处理系统的计算能力、存储能力以及传输能力等提出了更高的要求。以多片高性能的数字信号处理器(DSP)为运算核心,通过高速数据连接网络构成的并行信号处理系统能够满足系统的高速复杂的运算以及大的数据吞吐量的要求。本文在详细分析某型距离高分辨力雷达信号处理机的需求的基础上,提出了适合该雷达信号处理机的系统结构,并采用8片ADI的超高性能浮点DSP芯片—ADSP-TS201S为核心设计并实现了一种高速实时并行信号处理机。该处理机的设计充分考虑了雷达实时信号处理的特点,遵循可编程、可扩展、可重构的原则,为系统性能的提升提供了较大的空间,并可用来构造多种不同需求的雷达信号处理系统。目前,该信号处理机已经调试成功并通过了外场试验。     

国产高性能通用数字信号处理器的DEMO板设计

为了向用户演示高性能芯片BWDSP100,设计了一款DEMO板。通过该板可以向用户演示芯片的功能、性能等。板卡采用经典FPGA+DSP结构,处理功能强大,控制灵活。在设计过程中,贯彻以用户为中心的设计思想,不仅做到让用户使用方便,还要全面演示芯片。     

面向BWDSP100的编译基础设施扩展研究

BWDSP100是一款采用16发射、SIMD、VLIW架构的32位高性能DSP,适用于雷达信号处理、电子对抗、通信及图像处理等领域。对这种体系结构,编译器是发挥其高性能的关键因素。本文针对在Openimpact编译基础设施基础上开发BWDSP100编译器过程中遇到的一些关键技术加以讨论,并对Openimpact对多簇BWDSP100的支持进行了扩展。     

一种雷达视频信号模拟器的设计与实现

分析了雷达视频信号模拟器的体系结构、功能,重点介绍了一种雷达视频信号模拟器的设计与实现。该模拟器采用工业控制计算机插装高性能的信号处理板和实时信号输出板的结构,应用外围设备连接（PCI）总线和现场可编程门阵列（FPGA）等技术,具有极大的灵活性和通用性。     

一种超越函数的快速计算方法

超越函数在现代数字信号处理领域有着重要应用。本文提出了一种利用泰勒级数展开及查找表相结合实现部分超越函数的快速算法。这些超越函数主要包括定点反正切arctg(x)及浮点倒数1/x。基于本方法的超越函数实现装置已成功应用于国产高性能数字信号处理器BWDSP100中。     

用于雷达式生命探测仪的信号处理系统设计

设计一种用于雷达波生命探测仪的信号处理系统。该系统主要由TI公司高性能浮点DSP芯片TMS320C6711B和AD公司16位A/D转换芯片AD7707构成,具有体积小、功耗低、性能强、处理快、实时多窗口显示等优点。给出了系统的硬件电路构成和软件设计,并介绍了生命参数信号的采集处理流程及人体状态、数量等识别显示的综合算法流程。     

四通道数字下变频器ASIC设计

数字下变频(DDC)是将中频信号数字下变频至零中频且使信号速率下降至适合通用DSP器件处理速率的技术,广泛应用于通信和雷达的数字化接收机中。本文介绍了自主设计的四通道多抽取率数字下变频器ASIC设计,此芯片输入四通道的串行AD采样数据,输出四路经过DDC处理的正交信号。仿真验证了芯片前端设计的正确性。     

基于FPGA的多功能雷达信号处理板硬件系统设计

为满足实时雷达信号处理需求,设计了一个多功能信号处理板。该处理板以一片高性能的现场可编程门阵列（FPGA）作为信号处理板的主要器件,使用存储器对高速海量数据进行外部存储,为了使计算机和FPGA进行更好的通信,进行了单片机的电路设计,使用模/数（A/D）和数/模（D/A）转换器进行模拟信号和数字信号的相互转变。     

基于FPGA的数据采集板设计与实现

数据采集板作为雷达信号处理系统中的接收前端,必须面对越来越高的要求,为后续信号处理提供可靠的保证。将数据采集板独立设计提高了通用性,降低了系统的研制时间,因此成为雷达信号处理系统设计的发展趋势。采用ADC和FPGA设计了基于CPCI总线的数据采集板,实现了8路信号同时中频采样及处理,并已应用于雷达系统中。     

舰载搜索雷达稳定平台控制系统设计

在舰载搜索雷达中,采用现场可编程门阵列(FPGA)和数字信号处理(DSP)芯片为硬件基础。运用改进型比例积分微分(PID)控制算法,实现稳定平台控制系统数字化设计,提高了系统性能和可靠性。     

基于MIMO雷达的重复线性冗余多载波相位编码信号抗间歇采样干扰研究

该文基于雷达信号时域间断采样获得间歇采样和重复干扰（ISRJ）的原理,提出了一种基于多输入多输出（MIMO）雷达和多载波相位编码（MCPC）雷达信号的新型重复线性冗余（RLR）波形,即RLR-MCPC信号。从波形设计的角度出发,对于采用MCPC多相编码结构的信号,采用混沌序列对每个码片进行时域编码。此外,在时频域中,一些码片通过重复线性排列进行冗余编码。频域上,每个子载波都包含冗余编码,时域上,脉内任意时间段都包含冗余编码。在MIMO雷达中,雷达信号按子载波分成多路通道进行传输,在每路通道中对接收信号进行处理,保证间歇采样不论在时域中如何采样,都会在某一路通道上采样到冗余信息,从而与匹配滤波器失配。所以,RLR处理使信号具有抗间歇采样转发干扰（ISRJ）的特性,能有效抑制ISRJ假目标的干扰。结果表明,在该文设计的典型参数下,经过脉冲压缩后的RLR-MCPC信号的SJR改善因子比MCPC信号优化了2.5~3 dB。