基于TMS320F2812集中供电系统的串口通信设计

本文介绍了TMS320F2812串行通信接口模块SCI的原理和应用.设计了集中供电系统中PC和TMS320F2812的串行通信接口电路,用C语言编程实现了数据的发送和接收。     

基于DSP和X5165芯片的非易失性数据存储设计

介绍了数字信号处理器TMS320LF2407A的串行外设接口，给出了EEPROM存储器X5165与TMS320LF2407A的硬件连接电路和应用程序实例。     

TMS320F240与PC机串行通讯的设计

简要介绍了数字信号处理器TMS320F240串行通信接口模块SCI和RS－485标准接口芯片MAX485的原理和应用，并给出了TMS320F240与PC机串行通信接口电路，最后，编程实现了串行通信。     

利用VB6.0实现PC机与DSP之间的串行数据通信

介绍了在Visual Basic6.0下,用MSComm控件实现PC机与数字信号处理器TMS320F243之间的串行数据通信的方法。详细描述了TMS320F243串行通信接口（SCI）模块的特点。给出了一个在PC机与DSP之间实现串行数据传送的实例。     

SPRT12864M液晶显示模块与DSP的接口及应用

主要介绍一种新型的图形点阵式液晶显示模块SPRT12864M和TMS320LF2407A型DSP的主要功能特点,在此基础上分析SPRT12864M和TMS320LF2407A的硬件接口电路,并给出了软件设计流程图及具体程序代码。实验证明,系统具有良好的显示效果。     

简析DSP与PC机间的数据通信

在目前,DSP的应用日益增多,应用之时DSP会与外界一直维持通信,基于此,该文简单介绍了DS TMS320LF2407之中能够用以通信的模块-串行通用接口,即为SCI,因此给出基于SCI模块实现DSP与PC机间数据通信的一类方法。本文还主要分析了硬件连接及其软件编程。     

一种基于串行通信系统的设计与实现

随着DSP和计算机技术的发展,DSP已广泛应用于各个控制领域,本文针对数字信号处理器与其它控制器的通信需要,设计了一种基于TMS320LF2407A的串行通信系统。该系统通过串行外设接口和通用异步收发器两个通信模块实现DSP与PC主机和数显外设的串行通信。     

基于CPLD的虚拟SCI通信方法

为了解决DSP（数字信号处理器）TMS320LF2407异步通信接口与CPLD（复杂可编程逻辑器件）进行异步串行通信过程中I／O口资源占用问题,通过DSP的scI（串行通信接口）发送数据,在CPLD中用软件编程实现串行数据的接收,大大节省了I／O口资源,在已有的硬件资源情况下系统开发更加灵活,简化了接口硬件。此外,使DSP可以远离大功率的电磁干扰区,提高了系统抗电磁干扰能力和运行稳定性。     

串行LED驱动器与DSP的接口及编程

首先介绍了16位定点DSP芯片TMS320LF2407的串行外设接口模块SPI及8位串行LED显示驱动器PS7219的功能、特点和工作原理;然后讨论了两者的硬件连接和软件编程;最后说明了串行总线接口相比较并行总线接口的优势。     

基于TMS320LF2407A支持FAT32文件系统嵌入式软件的实现

本文介绍了DSP TMS320LF2407A和FAT32文件系统结构，分析了基于TMS320LF2407A支持FAT32文件系统结构的嵌入式软件实现。     

窗式WDT和容错技术在工控微机系统中的应用

本文介绍了一种具有带通特性的定时监视器，当微机发出的脉冲间隔过长或太短时它就会发出复位或中断信号。本文还讨论了程序块划分和查错方法，除了对运行时间核查之外，每个模块还对结果的合理性进行检查，并通过在模块的入口设立标志以及在出口进行比对来检查模块跨界运行的错误。     

全功能SPI接口的设计与实现

SPI（Serial Peripheral Interface,串行外围接口）是Motorola公司提出的外围接口协议,它采用一个串行、同步、全双工的通信方式,解决了微处理器和外设之间的串行通信问题,并且可以和多个外设直接通信,具有配置灵活,结构简单等优点。根据全功能SPI总线的特点,设计的SPI接口可以最大发送和接收16位数据：在主模式和从模式下SPI模块的时钟频率最大可以达到系统时钟的1／4,并且在主模式下可以提供具有四种不同相位和极性的时钟供从模块选择;可以同时进行发送和接收操作,拥有中断标志位和溢出中断标志位。     

中断工作方式下的WDM驱动程序设计

在设备驱动程序编写中,实时性问题是难点之一。详细讨论了中断工作方式下驱动程序的设计和编写的机制与方法,提出了一整套解决方案,即通过在操作系统中申请中断服务例程,在接口库程序中开辟中断服务线程并进入阻塞式等待,两者用事件句柄进行挂钩;当硬件中断产生时,驱动程序和接口库程序中分别做出响应,接口库发送的中断消息进入应用程序的消息循环,并最终驱动系统界面显示和数据保存等中断操作,从而完成从底层驱动到顶层应用程序的一次完整的中断响应。实验表明,所提供的设计方法具有好的效果和实用价值,实现最小化响应时间和最小化资源开销的统一,尤其是在平均速度能够满足处理需求,但在某段时间内突发的中断消息的产生速度超出处理能力的情况下,圆满地解决了传统设计模式的响应速度不足和数据丢失问题。     

基于DSP的DMR终端时隙同步设计与实现

时隙同步是TDMA无线集群通信系统能够正常工作的至关重要的一个环节。关于时隙同步的研究大部分集中在同步位置搜索算法上,却鲜有如何在具体平台上系统实现的介绍。根据DMR协议独特的彼此正交或负相关同步序列,通过搜索这些位于突发中间的同步序列可以计算出当前解调数据中同步序列所处的位置,然后再产生DMA中断及定时器中断时,计算出定时器所需定时的长度,重新设置定时器寄存器值,调整定时器定时长度使得定时器中断与时隙边沿同步。实际测试证明该方法的同步误差在10μs以内,满足DMR协议系统要求。     

基于MPEG-4编码的近距离无线视频传输系统

为实现近距离无线视频传输,提出了一种基于MPEG-4编码的近距离无线视频传输方案.由CMOS摄像头OV7620采集到的数据,通过专用MPEG-4编码器,ML86410得到速率低于2 Mbit·s-1的MPEG-4数据流,在FPGA控制器的控制下,通过nRF24L01无线发送;接收端利用同系列芯片nRF24LU1接收无线...     

基于FPGA实现的SCI接口电路IP核的设计

在某些特殊应用场合,如数据采集,现场可编程逻辑器件(FPGA)需要借助微处理器来完成与上位机的数据通信,设计基于FPGA实现的通信接口电路IP核将大大提高FPGA器件的应用灵活性。本文以SCI通信接口电路为例详细阐述了接口电路的结构、工作原理;提出了基于复杂时序电路状态机嵌套的设计思想。给出了SCI接口电路的Verilog HDL语言描述及Xilinx ISE 6．1i平台下的仿真结果     

基于FPGA的光电编码器接口设计

基于减小导弹舵机系统的体积的目的,采用一个控制器控制四个舵机,舵机控制器以DSP＋FPGA为核心架构,控制器中的编码器接口通过FPGA来实现。根据增量式光电码盘进行位置检测的原理,本文采用Verilog语言,提出了一种基于FPGA的实现增量式光电编码器接口的设计方案。通过实验证明,该接口具有数字滤波、方向鉴别、双向计数、复位等功能,能够与DSP等多种CPU相连。     

单片机实现数字化B超键盘设计

针队目前使用的RS232接口数字化B超键盘存在PC主机启动时不能设置BIOS,提出一种PS2键盘的设计方法.基于W78E052D单片机,采用8通道串行A/D转换器设计了8个TGC电位器信息采集电路,电位器位王信息以键盘扫描码序列形式发送,正交编码嚣信号通过XC9536XL转换为单片机可接收的中断信号,软件接收到中断信息...     

Am79C940网络接口控制器在MC68360系统中的应用

在以MC68360为核心的某型网络通信设备中,采用Am79C940作为网络接口。设计Am79C940和MC68360的接口硬件电路,使用MC68360的2个IDMA通道在中断控制方式下,分别从Am79C940收,发数据。通过建立中断服务例程和缓冲链表数据结构．设计实现了基于Nucleus操作系统的网络驱动程序。运行实测表明接口工作性能稳定可靠,满足实际应用要求。     

1.5 V Sub‐mW CMOS Interface Circuit for Capacitive Sensor Applications in Ubiquitous Sensor Networks

In this paper, a low‐power CMOS interface circuit is designed and demonstrated for capacitive sensor applications, which is implemented using a standard 0.35‐μm CMOS logic technology. To achieve low‐power performance, the low‐voltage capacitance‐to‐pulse‐width converter based on a self‐reset operation at a supply voltage of 1.5 V is designed and incorporated into a new interface circuit. Moreover, the external pulse signal for the reset operation is made unnecessary by the employment of the self‐reset operation. At a low supply voltage of 1.5 V, the new circuit requires a total power consumption of 0.47 mW with ultra‐low power dissipation of 157 μW of the interface‐circuit core. These results demonstrate that the new interface circuit with self‐reset operation successfully reduces power consumption. In addition, a prototype wireless sensor‐module with the proposed circuit is successfully implemented for practical applications. Consequently, the new CMOS interface circuit can be used for the sensor applications in ubiquitous sensor networks, where low‐power performance is essential.