FPGA在实时嵌入式微机数据采集中的应用

比较了常规的模拟量和数字量数据采集,给出了一个用现场可编程门阵列（FPGA）实现的实时嵌入式微机数据采集系统的软件/硬件设计方法,将部分软件的功能改由硬件实现,从逻辑上大大简化了嵌入式软件的设计。     

A hardwired NoC infrastructure for embedded systems on FPGAs

A hardwired network-on-chip based on a modified Fat Tree (MFT) topology is proposed as a communication infrastructure for future FPGAs. With extremely simple routing, such an infra structure would greatly enhance the ongoing trend of embedded systems implementation using multi-cores on FPGAs. An efficient H-tree based floor plan that naturally follows the MFT construction methodology was developed. Several instances of the proposed NoC were implemented with various inter-routers links progression schemes combined with very simple router architecture and efficient client network interface (CNI). The performance of all these implementations was evaluated using a cycle-accurate simulator for various combinations of NoC sizes and traffic models. Also a new data transfer circuit for transferring data between clients and NoC operating at different (unrelated) clock frequencies has been developed. Allowing data transfer at one data per cycle, the operation of this circuit has been verified using gate-level simulations for several ratios of NoC/client clock frequencies.     

基于FPGA的程控数字交换网络设计

数字交换网络在程控数字交换系统中占有重要的地位.其容量的大小、可靠性直接关系到整个系统的交换能力及系统的可靠性.目前在交换局中运行的程控交换设备,其数字交换网络大多采用专用芯片来实现,容量有限,扩展性差,成本较高.介绍一种采用FPGA技术实现的单芯片4K*4K容量的无阻塞交换网络设计,具有容量大、交换能力强、稳定可靠,成本低等优点,大大提升了交换网络的整体性能.     

用ARM和FPGA实现无线局域网的安全接入

无线局域网安全标准的发展对AP(accesspoint)实现提出了更高的要求。本文通过分析几种新型WLAN安全标准的特点,设计了一种基于Samsung公司的S3C2510微处理器的硬件系统,用于实现WLAN的安全接入。针对AP系统密码运算能力不够的瓶颈,在硬件系统中增加了密码协处理器。该密码协处理器用FPGA芯片实现,具有良好的可扩展性,较好的解决了这个问题。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

基于FPGA的二次雷达编码电路的设计

本文介绍了一种基于Field Programmable Gate Array（FPGA）的二次雷达编码电路设计,它使用VERILOG语言编程实现二次雷达的询问和应答信号。此编码电路内部采用了模块化的设计,其产生的二次雷达信号的脉冲宽度和脉冲间隔可调。     

Asymptotic component densities in Programmable Gate Arrays realizing all circuits of a given size

A Programmable Gate Array (PGA) is modeled as a square grid. Some grid nodes are processing nodes containing electrical elements. The rest are switching nodes capable of connecting wires incident on them. Two possible types of switching nodes are considered. In vertex connectivity each switching node can connect only one pair of wires. In edge connectivity each switching node can simultaneously connect two pairs of wires. The PGA must be capable of implementing any graph of size at mostk and degree at most 4. We prove tight bounds on the highest achievable density of processing nodes.In edge connectivity the highest achievable density is (1/k). In vertex connectivity the highest achievable density is (1/k ²). If the grid is augmented by the diagonal edges, then the highest achievable density is (1/k) even with vertex connectivity. These extend known results for embedding graphs in grids.Small graphs of degree 1 are further examined. Fork=2 andk=3 the highest density of processing nodes equals the highest density of parked cars in a square parking lot where each car can exit. Both densities are two-thirds. Fork=4 the highest density is one-half.This work was supported in part by NSF Grants NCR-8903288 and IAI-9005849.     

FPGA的高性能暗原色先验算法设计

对暗原色先验算法中引导滤波器进行改进,提出了一种快速计算像素模板均值的方法,并设计了这种改进方法的电路结构。模板均值是通过存储局部窗口第一列和最后一列的和,加上/减去其相应列中某个像素点的值得到,这种计算方法不仅能够在不改变滤波效果的前提下使计算复杂度降低到常数级,而且更符合FPGA的并行流水设计。实验结果表明,在Altera公司CycloneII系列的EP2C70的FPGA开发板上的逻辑和内存的使用量分别占7.9%和35%,低端FPGA能够满足需求,每秒可处理100帧[1 024×1 024]的图像,实时性完全达到要求。     

一种面向FPGA的快速Hough变换

在FPGA上设计并实现了一种用于直线检测的快速Hough变换方法。使用分类滤波器把直线目标分成多个方向,使多个方向上的运算在空间上实现了并行处理;在每个方向上,设计实现了一种用于Hough变换的流水线处理结构;提出了一种基于直方图统计的两阶段搜索算法。大量的实验验证了提出的Hough变换实现方法的可行性,结果证明该方法占用空间少,实时性高。     

利用FPGA提高超声乳成份检测仪检测精度

为了提高超声乳成份检测仪检测精度和系统性能,本文提出将现场可编程门阵列(FPGA)技术用于超声波信号的精确测量,主要研究了用FPGA技术产生准确的超声波驱动控制信号、渡越时间精确测量和抗干扰设计,经实验证明改进后仪器的检测精度和稳定性均得到较大改善。     

FPGA中任务运行空间动态定位算法

有效地利用现场可编程门阵列(FPGA)的任务运行空间是提高可重构系统性能的重要因素.针对嵌入式实时任务的运行特性,提出一种带有时间维的三维任务空间的动态定位算法.将时间因素与任务运行空间紧密结合,从而有效降低了任务放置算法的时间复杂度.     

Dup-Pack:基于CRIS的FPGA装箱方法

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。     

基于动态局部重配置的FPGA抗辐射模拟

提出一种与具体硬件结构无关、基于权重的错误注入模型,用于准确模拟基于SRAM的现场可编程门阵列抗辐射性能。提出基于JTAG边界扫描技术和动态局部重配置的错误注入模拟平台。实验结果证明,由该软件模型和硬件平台组成的错误注入系统具有良好通用性,能更准确、高效地进行模拟,且成本较低。     

用FPGA实现基于PC／104的ARINC429接口模块

针对分离元件设计的总线接口电路复杂、可靠性差等缺点,采用FPGA技术结合高性能的HS-3282/HS-3182芯片组实现了基于PC/104的ARINC429总线接口模块。硬件上,该接口模块具有模块化强、电路简单、器件少、可靠性高等特点,软件上采用简洁方便的C语言实现多种工作方式下数据的收发功能。     

I2C总线接口的FPGA实现研究

该文详细阐述了I2C总线接口的结构、工作原理,提出了复杂时序电路状态机嵌套的设计思想,并给出了基于VerilogHDL的I2C接口电路的描述。     

一种用于FPGA布局的模拟退火算法

在本篇论文中,我们介绍了在标准对称阵列(隔离岛状)现场可编程逻辑阵列结构下的一种有效的布局方法,模拟退火算法。实验结果显示,相比普通的布局算法,模拟退火算法在布局时间上减少了20%。     

Security extensions for integrity and confidentiality in embedded processors

With current trends toward embedded computer systems’ ubiquitous accessibility, connectivity, diversification, and proliferation, security becomes a critical issue in embedded computer systems design and operation. Embedded computer systems are subjected to both software and physical attacks aimed at subverting system operation, extracting key secrets, or intellectual property theft. We propose several cost-effective architectural extensions suitable for mid-range to high-end embedded processors. These extensions ensure the integrity and confidentiality of both instructions and data, introducing low performance overhead (1.86% for instructions and 14.9% for data).     

一种全数字锁相环的设计与应用

介绍一种采用FPGA设计实现的ADPLL的结构及特点,并用该锁相环产生SDH设备的外同步时钟。由于该锁相环的负反馈时钟采用了初始受控分频设计、并采用了合理的环路滤波算法,该ADPLL同传统的数字锁相环(DPLL)一样,在参考源切换过程中输出时钟平滑稳定;同时也和传统的模拟锁相环(APLL)一样,在锁定状态下有稳态相差。对输出时钟的测试表明,该ADPLL产生的SDH外同步输出时钟满足系统的应用要求。     

基于FPGA线性方程组的存储优化设计

将基于现场可编程门阵列(FPGA)的改进Cholesky分解应用于大规模线性方程组求解时,会出现存储资源限制和带宽瓶颈问题.为此,提出一种基于层次化存储策略和多端口分块式访问方式的解决方案.结合片内双极随机存取存储器(BRAM)与片外同步动态随机存取存储器(SDRAM),构成分层存储结构,通过片内存储复用降低存储资源需求.采用多端口分块式方式访问片外SDRAM,提高带宽并规避随机数据存取的访问延迟.测试结果表明,相对于Xeon CPU,该方案能够实现17倍～215倍的效率提升.     

加密芯片中密钥获取模块的设计与FPGA实现

为了保证加密芯片中加密密钥的获取安全,提出了一种基于CPU卡的密钥获取模块的设计方案,并用FPGA进行了实现。测试结果显示,所设计的密钥获取模块能够很好地满足密钥获取安全的要求。