基于Octeon多核网络处理器的IPv6联动IPS研究与设计

对基于Octeon多核网络处理器的新一代IPv6高速网络联动入侵防御系统进行研究,设计了新型联动入侵防御原型.系统基于Octeon多核的高速处理,并结合了IPv6网络中入侵的新特点.在基于入侵检测规则库规则匹配技术的基础上,运用新型的协议分析技术和基于流的检测技术,在Octeon多核间分配控制层与数据层的不同执行,采用命名块机制进行多核间通信,通过数据层核向控制层核的反馈,实现了流处理及协议分析模块与控制模块的高速联动.系统实现了Gbps级的高速入侵检测与联动防御处理.     

综合化核心处理平台FC网络集成仿真验证系统设计

综合化核心处理平台广泛采用FC网络实现内外部子系统之间的高速信息传输,为了验证FC网络是否满足航电系统对功能、性能和接口定义等用户需求,需要对FC网络进行仿真验证.提出了一种FC网络集成仿真验证系统,充分模拟核心处理平台的应用环境,为核心处理平台FC网络提供平台级的仿真、验证、测试、监控、分析环境,确保核心处理平台FC网络功能、性能和接口定义满足系统要求.目前已成功对FC网络仿真验证系统进行了验证,有广阔的应用前景.     

基于SOPC的千兆以太网接入设计

为了使处理系统的数据高速接入以太网,在FPGA中设计了实现高速互连的SOPC系统.嵌入式处理器PowerPC405e中运行VxWorks操作系统,协同逻辑阵列完成了与处理系统的无缝连接以及千兆以太网.通过对NAS网络存储系统的数据存储和回放,验证了SOPC系统的灵活性和高效率.     

一种基于集群计算的软件无线电接收系统实现

提出并实现了一种基于集群计算的实时软件无线电接收系统,对系统的硬件架构、软件组成和工作原理进行了详细描述.通过采用并行网络数据分发、高效负载均衡调度算法、两级并行计算等关键技术,系统数据流量最高可达200MB/s,最大处理信号带宽可达40MHz.实际运行表明,系统能够完成PSK、QPSK、8PSK、16PSK、mQAM等多种高速无线通信信号的实时接收和处理.     

基于多DSP的高速通用并行处理系统研究与设计

介绍了一种基于多DSP的并行处理系统设计与实现,以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构,即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间,单块板卡内传输通道的设计。通过具体应用说明,该多DSP并行处理系统充分体现了航迹融合的实时、高速特性,作为硬件处理平台具备高速、通用的特点。     

电源完整性分析及应用

由于同步开关所产生的噪声电流,电源完整性问题如今已成为制约整个高速数字系统性能的一个关键因素。电源分配网络构成了高速数字系统最庞大最复杂的互连,约占全部互连空间的30%~40%。系统中所有的器件都直接或间接地连接到电源分配网络上,因此电源分配网络设计与电源完整性分析是数字系统中最复杂的部分。电源分配网络是高速数字设计的核心,直接影响电源完整性、信号完整性和电磁完整性等系统的性能。着重阐述了电源分配网络及频域目标阻抗法,并结合实际设计进行电源完整性的仿真分析。     

光纤通信网络在高速数据采集系统中的应用

基于光纤通信网络对一种高速数据采集系统进行了设计。通过多路数据采集方式,并与光纤通信网络相结合,使得高速数据采集能力得到大幅提高。该系统主要由处理系统、采集模块及光纤网络共同构成,光纤通信网络前端采集模块在模拟滤波、采样完成后,通过处理器实现信号的传输。此外,通过光数据采集系统实验,证明了在高速数据采集系统中应用光纤通信网络能实现速率在10 Gbit·s-1以下的光数据接入采集。     

高速环境下入侵检测系统设计

高速网络的出现对网络入侵检测系统的处理能力带来了挑战。在分析了影响入侵检测系统性能因素的基础上。文章提出了高速环境下入侵检测系统的设计和应用架构。采用了中央控制下的并行和分布式共存的负载均衡设计、数据存储和分析系统独立运行、多层次阻断手段结合的技术来提升入侵检测系统性能。实现了原型系统，并且对原型系统的部分指标进行了测试，验证了本文提出的入侵检测系统设计架构的有效性。     

大规模网络数据存储系统的设计与实现

当前的网络数据存储系统在处理大规模数据时需要较长时间,增加了网络数据存储周期,存储性能较差。因此设计并实现一种大规模网络数据存储系统,该系统主要包括A/D高速采集模块、FLASH存储模块和FPGA数据接收模块。A/D高速采集模块采集大规模网络数据,采用FPGA数据接收模块对采集到的网络数据进行接收和处理,过滤其中的噪声因素,再将处理好的网络数据保存在FLASH存储模块中。依据三层架构模式设计大规模网络数据存储系统软件架构,并给出了业务逻辑层完成数据传递的关键代码。实验结果表明,所设计的大规模网络数据存储系统具有较高的数据存储和读取速度,能够实现网络数据的负载均衡存储。     

一种Infiniband结构下的进程通信机制

InfiniBand技术凭借其高速互联的特性在集群计算机中得到了很好的运用.该技术以处理器级的带宽连接服务器、系统I/O和存储网络形成服务器互连、服务器与存储互连、存储网络在内的高速网络,是目前主流集群服务器间的互联技术.本文研究了InfiniBand技术的结构,设计了一种Infiniband结构下的进程通信机制.     

Interlaken协议及实现技术研究

Interlaken是一种可应用于40~100 Gb/s以上的新一代高带宽数据包传输互连协议。该协议以串行链接技术为基础,提高了先进通信设备的设备互连带宽,使用多个串行链接,在器件间建立逻辑连接,并利用多通道、背压能力和数据完整性保护,提升通信设备的性能。本文区分协议层、帧层整理并给出了Interlaken协议的完整数据处理流程,设计了该协议在芯片内实现的一般方案,基于Xilinx FPGA给出了其具体实现方法。Interlaken具备通道化、流量控制和突发纠错功能,可适用于多种应用,也使其成为下一代高速网络通信设备的优先选择。     

一种在线网络安全处理器SoC的IPSec加速器

对高速在线网络安全处理器中IPSec协议处理部分进行设计,完成了传输模式和隧道模式下网络数据包的认证头(AH)和安全封装载荷(ESP)处理。对IPSec加速器的可配置性和功能进行了 FPGA验证,并在一款单通道10 Gb/s在线网络安全处理器中实现了AH协议传输模式IPSec加速器的ASIC验证。测试结果表明,在200 MHz时钟频率下,单个AH协议模块在传输模式下的数据吞吐率达到1.5 Gb/s,通过并行的方式可以满足不同性能的网络安全需求。     

20.8 Gb/s GaAs LSI self-routing switch for ATM switching systems

An 8×8 self-routing hardware switch providing 20.8 Gb/s throughput has been developed for asynchronous transfer mode (ATM) switching systems. The basic architecture of this switch is a Batcher-Banyan network. A new mechanism for data processing and distributing high-speed signals is proposed. This switching system consists of three LSIs using a 0.5-μm gate GaAs MESFET technology. These LSIs are a switching network LSI for exchanging packet cells with eight cell channels, a negotiation network for screening of cells destined for the same output port, and a demultiplexer LSI for converting the cell streams from the switching network LSI to the eight streams per channel. These LSIs are mounted in a 520-pin multichip module package. The total number of logic gates is 13.3 k, and the power dissipation is 24 W. The switching system fully operates at a data rate of 2.6 Gb/s, and its throughput is 20.8 Gb/s     

流式细胞仪数据采集系统的USB接口设计

针对流式细胞仪中大量数据高速采集、处理和传输的需求,设计了基于USB的高速数据采集系统,并以FPGA为逻辑控制的核心。介绍了整体设计思路、硬件总体架构和软件流程。采用CY7C68013A的Slave FIFO数据传输模式满足高速传输的需求,以应用程序下载固件的方式满足仪器更新换代的需求。测试结果表明系统传输数据准确,传输速度可达25MB/s,对高速数据传输系统的设计开发具有一定的借鉴意义。     

基于吉比特收发器的时分复用通信系统设计

为了充分利用光信号的宽带宽资源和提高信道利用率,完成线速率为2.5 Gb/s的多路信号高速传输,在FPGA上设计并实现了一种时分复用通信系统,并对其功能和性能进行了测试与验证。为了克服普通FPGA传输速率低于1 Gb/s的性能缺陷,选用了Xilinx内嵌了支持3.75 Gb/s最高传输速率的吉比特收发器的高速FPGA。最终测试结果表明,在短距离有线传输条件下,该系统成功实现了线速率为2.5 Gb/s的无误码的时分复用通信。     

基于NIOS技术的2.5Gb/s PoS信号测试平台设计

设计了一台基于NIOS技术的2.5Gb/s PoS信号测试平台,可以从物理层、数据链路层和网络层三个层次对输入PoS信号的相关特性进行测试,并可兼容2.5Gb/s整体PoS、622Mb/s整体PoS和155Mb/s整体Pos三种格式.该系统采用了高速光电转化、大规模可编程逻辑器件、NIOS软核等技术,能够为高速SDH光纤网的运营维护和PoS设备的开发发挥很好的作用.     

基于RapidIO协议的光纤通信系统设计与实现

为了满足嵌入式系统对高速数据传输的需求,提出了一种基于RapidIO协议的光纤通信系统解决方案。利用光模块实现光、电信号的转换,高速收发器实现物理层协议,现场可编程门阵列芯片实现逻辑层协议。测试结果表明,所提方案成本低,性能可靠,数据吞吐率达到1.25 Gb/s。该方案已成功应用于电子不停车收费系统中。     

基于FPGA+ARM的多路光栅数据采集系统设计

为实现对多路光栅数据进行高速采集以及远程传输,设计了基于FPGA+ARM架构的光栅数据采集系统。该系统以现场可编程逻辑门阵列(FPGA)实现对多路光栅数据同时进行高速采集、存储和传输,以ARM微处理器为核心,实现数据处理和以太网传输功能,通过对以太网协议栈的移植,实现了与PC端以TCP/IP协议完成以太网通信。通过实验验证,证明该系统具有良好的准确性和稳定性,可以满足光栅数据采集及传输的要求。     

10- and 40-Gb/s forward error correction devices for optical communications

Two standard forward error correction (FEC) devices for 10- and 40-Gb/s optical systems are presented. The first FEC device includes RS(255, 239) FEC, BCH(4359, 4320) FEC, and standard compliant framing and performance monitoring functions. It can support a single 10-Gb/s channel or four asynchronous 2.5-Gb/s channels. The second FEC device implements RS(255, 239) FEC at a data rate of 40 Gb/s. This paper presents the key ideas applied to the design of Reed-Solomon (RS) decoder blocks in these devices, especially those for achieving high throughput and reducing complexity and power. Implemented in a 1.5-V, 0.16-/spl mu/m CMOS technology, the RS decoder in the 10-Gb/s, quad 2.5-Gb/s device has a core gate count of 424 K and consumes 343 mW; the 40-Gb/s RS decoder has a core gate count of 364 K and an estimated power consumption of 360 mW. The 40-Gb/s RS FEC is the highest throughput implementation reported to date.     

基于FPGA的高速串行光纤图像传输检测平台

采用FPGA作为高速串行光纤图像传输系统的核心,利用Rocket IO串行传输技术,根据自定义的光纤图像传输协议,搭建了检测平台;在EDK开发工具下,通过对FPGA进行SOPC设计,实现检测平台的软件设计,并实时输出检测结果。阐述了检测平台的系统总体设计思想,对检测平台的硬件设计、软件设计、SOPC设计、高速串行光纤图像传输技术进行了详细说明,并对自定义的光纤图像传输协议、检测实验等进行介绍。经过实验测试结果表明,检测平台工作在3.125Gb/s的串行传输速率上,平台运行稳定、可靠;利用该检测平台,实现了图像经过板件间高速串行传输的检测、经过系统级间串行传输的检测,以及经过多个串行传输系统后的检测,达到了检测的目的。