一种用于并行H.264编码器的语法元素级分组并行算术编码器体系结构的评估

 设计了一种语法元素指令流驱动的全流水CABAC(Context-based Adaptive Binary Arithmetic Coding)熵编码VLSI结构,并对提出的语法元素级分组并行算术编码器的体系结构进行了设计和开销评估.该并行方法可以与现有符号级并行算法正交,可同时使用,适合大规模片上并行视频编码器;相比标准CABAC,增加约55%的晶体管即可实现2倍以上的符号处理加速比和>1Gbin/s的吞吐率.     

MIMO干扰对齐中低CSI开销和时延的反馈拓扑设计

干扰对齐实施过程中所需的大量反馈开销严重制约了其实际应用。反馈拓扑能够有效降低干扰对齐的信道状态信息(Channel State Information, CSI)获取开销。针对K用户多输入多输出(Multiple-Input Multiple-Output, MIMO)干扰信道，为了在低时延下进一步降低反馈拓扑的CSI开销，在用户数目相对较多的情况下(K≥6)提出了一种新的反馈拓扑结构。相比现有7种反馈拓扑中CSI开销最低的方案，所提反馈拓扑仅需其一半的时隙数目且在K≥7时具有更低的CSI开销。分析表明所提反馈拓扑能够实现CSI开销降低和时延缩减之间的有效折中。     

基于跨层设计的无线传感器网络节能双向梯度路由算法

针对现有无线传感器网络梯度路由算法在下行路由创建过程和能量更新机制中存在冗余控制开销的问题,该文提出一种采用跨层和功率控制机制,具有节能功能的双向梯度路由算法(Cross-layer Energy-efficient Bidirectional Routing,CEBR):无需使用专门的控制分组,采用源路由方式以较小开销建立从Sink节点通往传感器节点的下行路由;通过跨层信息共享,定期采集节点剩余能量信息并按需发布;设计使用含跳数和节点剩余能量的合成路由度量标准,减少节点能量和网络带宽消耗的同时均衡节点能耗;结合RSSI(Received Signal Strength Indication)测距实现节点发射功率控制从而在数据及查询分组发送过程中节约节点能量。理论分析表明了CEBR的有效性;仿真结果显示:与现有的典型相关算法相比,CEBR能够在建立双向梯度路由的前提下,至少降低34.5%的归一化控制开销和27.12%的数据分组平均能耗,并使网络生存期延长18.98%以上。     

基于Cache的HEVC运动补偿带宽优化设计

作为计算量最多的模块之一,运动补偿占用了解码器与片外数据存储器之间约70%的带宽,是实现超高清视频解码的瓶颈。通过所设计的基于Cache的HEVC运动补偿模块,在保证实时解码数据吞吐量的同时,有效减少了80%的带宽消耗。首先,利用由可复用滤波器构成的插值计算模块和2D Cache设计了可并行化流水线数据处理的运动补偿模块,满足计算过程中高数据吞吐量需求。其次,设计高效内部存储器RAM结构,并提出片内Cache功耗降低的有效解决方案。最后,利用了参考帧数据相关性,设计插值顺序重排,将Cache的硬件开销减少了87.5%。基于HM9.0的HEVC标准测试视频序列实验结构表明,该设计显著地减少了带宽消耗和硬件开销。     

基于分层结构的匹配量隐藏加密多重映射方案

匹配量隐藏的加密多重映射（EMM）方案可以防止攻击者利用匹配量泄露推理搜索的明文,但是现有方案存在查询计算开销较大的问题。基于被检索数据的匹配量往往服从齐夫定律的特性,设计了一种分层结构的匹配量隐藏EMM方案。相对将全部键值匹配量填充至相等的朴素设计,所提方案将对整体数据的填充转为对多块子数据的填充,减少了存储开销,并实现了常数复杂度的查询开销。安全性分析表明,所提方案能够在查询结果无损的情况下实现匹配量隐藏。仿真结果表明,与当前最高效的方案XorMM相比,所提方案能够以增加10%的存储开销为代价,减小90%的查询计算开销,显著提高查询效率。     

AVC/H.264整数离散余弦变换及反变换的结构设计

根据AVC/H.264标准中提出的整数离散余弦变换(DCT)及其反变换(iDCT)算法,旨在给出一种能够同时实现4×4,8×8 DCT/IdCT和Hadamard变换的设计方法.设计中充分利用DCT和iDCT的相似性和算法对称性,用高度并行结构来加快处理速度.采用一维DCT/iDCT单元复用的方式实现二维DCT/iDCT运算,同时提出实现设计的全定制实现方法,对全定制实现此设计进行初步布局规划.     

面向嵌入式应用的指令集自动扩展

 面向特定应用扩展指令集,并通过定制的硬件实现这些扩展指令,能够大幅度提高嵌入式处理器的性能.本文提出了一种全自动的面向特定应用的指令集扩展流程,该流程能够较精确地估算扩展指令的性能加速比和硬件开销,并高效完成指令模板匹配.实验结果表明,在给定的硬件开销限制下,该方法产生的扩展指令能够显著提升嵌入式应用的性能.     

4D-8PSK-TCM高效译码算法研究

4D-8PSK-TCM是空间数据咨询委员会(CCSDS)针对SFCG在EESS 8 025~8 400 MHz频带调制的空间条件下,给出的高效率编码调制标准。针对CCSDS提出的4D-8PSK TCM标准,研究了低复杂度的译码算法和实现方法。根据设计的译码算法,用C++实现了对4个谱效率(2.00 bits/symbol,2.25 bits/symbol,2.50 bits/symbol,2.75 bits/symbol)的软件仿真,并用FPGA进行了硬件实现。通过软件仿真结果,对其进行了性能的分析,发现在不损失编码增益的前提下,采用"辅助网格"这种低复杂度的译码算法可实现快速高效译码。通过硬件实现可以知道本方案也具有较大的资源开销。     

Ad Hoc网络中实现定位的OLSR协议研究

针对Ad Hoc网络中的节点位置估计和路由控制问题,在基于OLSR(最优链路状态路由)协议的基础上提出了一种能够同时实现路由和定位的综合协议OLSR-P(最优链路状态路由和定位)。该协议对OLSR协议进行了改进,能够将路由开销和定位有效结合,并对数据包结构进行改良,利用原协议的路由开销实现定位。仿真实验结果表明:OLSR-P协议不仅能够同时实现路由和定位,还能有效地控制开销。     

DraLCD:一种新的数据中心流量工程方法

流量均衡是为了避免网络拥塞而作为流量工程中的路由优化目标提出来的,由于数据中心网络的流量特性,使得传统IP网络的流量工程方法不一定适合.为此,本文在SDN(Software Defined Network)的框架下,提出了一种基于链路关键度的自适应负载均衡流量工程方法:DraLCD(Dynamic Routing Algorithm based on Link Critical Degree).该方法通过对全局视图的网络管控,并充分利用了网络中存在的冗余路径,在完成细粒度流量均衡的同时,能够降低控制器的计算开销以及与交换机之间的通信开销,最终完成路由优化的目标.最后,基于DraLCD设计的原型系统,通过在Mininet仿真平台中部署并进行仿真实验,与现有的等开销多路径路由算法ECMP(Equal-Cost Multi-Path)以及GFF(Global First Fit)路由算法相比较,能够明显地提升网络性能.     

基于单程建路的高效快速双向标签交换路径生成算法

双向标签交换路径(LSP)是多协议标签传输应用(MPLS-TP)网络技术的重要组成部分,但现有的双向LSP生成算法因双程建路而在控制开销和用时方面导致冗余。为此,该文提出一种基于单程建路的高效双向LSP生成算法(EAEBL),在保障建路效果的前提下,通过控制消息的一次单程正向传递完成双向LSP的生成,从而减少建立双向LSP的控制开销和用时而且能够加快启动数据分组的传递。理论分析验证了EAEBL算法的有效性,仿真结果显示:与现有的4种双向LSP生成算法相比,EAEBL算法的建路控制开销和用时分别减少了14.7%和50%以上,数据分组在源LSR的等待时间则被减至趋近于0。     

结合卷积神经网络的HEVC帧内编码压缩改进算法

近年来,卷积网络深度学习已在图像处理、目标检测等领域取得巨大成功。受其启发,将卷积神经网络(CNN)应用于传统视频压缩标准已成为一个新的研究热点。本文提出一种集成卷积神经网络的高效视频编码(HEVC)压缩改进算法,将下采样过程、HEVC的编解码过程、上采样及质量增强过程集成为一体。为高效提取视频帧的结构特征,在所提压缩算法中集成了两个卷积神经网络。提出了一种下采CNN(DwSCNN)代替双三次下采,在有效降低分辨率的同时保留细节信息,得到更为紧凑的低分辨率视频序列,将此低分辨率视频序列通过HEVC帧内编码进行进一步的数据量压缩,通过提出一个质量增强CNN(PPCNN)来改善解码后恢复到原始分辨率的降质视频序列。实验结果显示,本文压缩改进算法在低码率段与标准HEVC相比,能达到更好的质量重建,并且在接近一致的PSNR值时,能节省39.46%的时间和11.04%的比特率,本文算法的视频压缩性能优于HEVC标准算法和相关文献方法。     

一种可应用于并发在线测试的扫描单元设计

航天等领域对集成电路可靠性要求较高,要求其具有在线测试功能,以便及时发现故障,减少损失。结合现有扫描设计方法,设计了一种改进的扫描单元结构。将该扫描单元应用于时序电路后,能够在电路工作的同时进行测试;通过灵活的时钟选择机制,方便地控制电路进行非并发和并发测试。仿真实验表明,应用本文提出的扫描单元,时序电路能够在增加一定硬件冗余的条件下实现在线测试,时间开销较小,有较高的可靠性和一定的容错能力,实用性强。     

一种自适应直扩超宽带(DS-UWB)接收机在高速无线室内传输环境中的性能

该文提出了一种基于可变长训练序列的自适应直扩超宽带(DS-UWB)接收机。该接收机充分利用自适应NLMS算法在收敛性、复杂度及稳定性方面的综合优势,以较小的训练开销实现了自适应接收机的功能。理论分析及计算机仿真实验表明,在误码性能相当的前提下,所提出的自适应接收机比传统的Rake接收机具有更为简单的结构,同时与现有的自适应接收机相比,其训练序列的开销可节省60%以上,因而适用于低功率、低成本以及简易实用的室内超宽带应用场合。     

基于局部亮度直方图的自适应视频帧类型决策算法

视频帧类型决策是影响视频编码效率的关键因素之一。为提升x265视频编码器的编码性能,该文提出基于局部亮度直方图的自适应视频帧类型决策算法。首先,在64×64大小的编码树单元(CTU)级别上统计各帧局部亮度直方图,用帧间局部亮度直方图差异表征帧间场景变换程度;其次,引入帧内编码帧(I帧)检测窗,在检测窗内通过比较帧间场景变换程度自适应确定I帧;最后,根据帧间场景变换程度与迷你图像组(MiniGOP)大小之间的相关性确定MiniGOP大小,从而自适应确定普通P和B帧(GPB帧)及双向预测编码帧(B帧)。实验结果表明,与x265标准中的相关算法相比,所提算法能够有效降低x265的编码复杂度,可在减少近5%编码时间的前提下,实现视频I帧、GPB帧和B帧的高效自适应决策。     

基于图注意力网络的服务功能链路径优化研究

服务功能链(SFC)路径生成旨在为用户提供高速率、低延迟的多样化网络功能定制服务。现有的SFC路径选择算法大多都针对特定网络拓扑结构或使用单一评价指标,存在泛化性弱、评价标准单一的问题。针对此,该文提出基于图注意力网络(GAT)的SFC路径选择优化模型(SFC-GAT),其核心不再固定网络拓扑结构,而是将SFC路径选择问题建模为路径注意力问题。通过重新设计路径选择图和路径更新策略方式,增强模型泛化性;从时延和负载能力综合角度评价路径优化效果,解决路径性能单一评价问题。仿真实验结果表明:相比于约束下最短路径和最小过载路径选择策略,SFC-GAT至少能提高12%和7%选择路径综合性能。     

FPGA实现的OLED视频处理系统

本文利用Altera公司的FPGA(Filed programmable gate array)作为主处理芯片,设计并实现了基于OLED(Organic light emitting diode)屏的视频处理系统.该系统主要包括视频图像的采集、处理与显示三个部分,能够接收与ITU656标准兼容的YUV4:2:2格式的视...     

基于参数化模型的FPGA时钟网络设计和优化

本文在FPGA时钟网络（Clock Distributed Network,CDN）关键结构尺寸的参数化建模基础上,提出一种针对全定制FPGA CDN的设计和优化方法.本文所建立的参数化模型将结构尺寸分为拓扑结构和电路与互连两类,分别给出了这两类尺寸参数的设计原则.在标准CMOS 0.13μm工艺下,对H树型、鱼骨型以及混合型三种类型时钟网络设计了2组结构参数,分别代表优化前和优化后,对比分析延时、偏斜、功耗和面积等性能参数.实验结果显示：混合型结构在绝对延时和时钟偏斜上减小最多,分别达到20.89%和63.20%;鱼骨型结构的面积减小达到50.14%;H树型结构的绝对延时和功耗则均降低了7.37%和8.33%.以上结果充分证明了本文所提设计优化方法的有效性.     

一种新型2-DCT/IDCT结构的设计与实现

本文根据MPEG-2视频编码的特点,设计了仅由一个1-DCT核完成的2-DCT/IDCT结构,该结构的转换矩阵通过SRAM实现,具备双端口的输入输出,数据吞吐率较高,能够有效节省芯片面积.1-DCT核由7个乘法器组成,乘法器可以根据计算速度的快慢灵活设计.为了解决双端口无冲突的存储访问,提出了一个数据排列方案.由于乘法器的乘数之一为常数,我们设计了一种常数修改方案能够有效的降低成法器的硬件开销.该2-DCT/IDCT结构通过了FPGA验证,具有较强的工程实用价值.     

快速层次移动IPv6的乒乓切换研究

针对现有的预测式FMIPv6(快速移动IPv6)没有提供域内乒乓切换机制,因而可能导致大量远程注册开销和系统通信开销的问题,在FMIPv6的基础上引入HMIPv6(分层移动IPv6)层次结构,提出了一种基于FHMIPv6(快速层次移动IPv6)的乒乓切换优化方案。分析结果表明,与FHMIPv6相比,所提方案在乒乓切换模式下能够有效减少时延和丢包率,进一步提高吞吐量。