面向FPGA芯片开发的测试方法设计与实现

相较于ASIC芯片测试而言,FPGA芯片在进行测试时往往会在难度和复杂情况上有一定的增加,本文主要针对于此设计了有关面向于FPGA芯片开发方面的测试方法,并进行详细的阐述以实现对于该芯片的检测。     

PXI总线雷达噪声系数测试卡设计与实现

PXI总线雷达噪声系数测试卡是将基于PXI总线的虚拟仪器技术应用于雷达噪声系数测试的首次尝试,对于改进雷达装备性能测试方式及仪器具有较大意义;通过对雷达噪声系数原理以及测试方法的分析讨论,确定了测试方案,并完成了功能电路的设计;采用了专用接口芯片结合CPLD的方法实现了PXI总线接口协议以及噪声系数测试卡的逻辑控制电路,利用DriverStudio软件编写了硬件驱动,并完成了基于LabWindows/CVI的虚拟面板的设计;测试卡在实测中能够稳定地工作,测量精度满足设计指标.     

基于面向对象软件测试方法研究

主要讨论了程序编写完后方法和类的测试,并结合实践给出了测试策略;结合实际基于面向对象的测试方法,设计了相应的测试用例,提出了一种新的基于类集的测试方法,该方法针对软件测试过程中类测试速度要求及类涵盖要求而设计,提高了类测试效率。     

基于V93000的模数转换器ADS8364的测试方法研究

论文针对模数转换芯片ADS8364,分析了该ADC芯片的内部结构组成,并基于V93000 SOC自动测试系统进行了编程测试,测试结果能够反应器件特性.测试方法能广泛应用于其他ADC芯片测试.     

联动薄膜压力敏感芯片测试方法研究

在MEMS技术受到广泛应用的趋势下，为适应未来发展的需要，以电容式压力敏感芯片为例，设计一种针对联动薄膜压力敏感芯片电容检测的测试方法，可对压力敏感芯片的输出电容做出准确测量。该测试方法涉及电路中的电容时间转换电路、时间脉宽转换电路、脉宽提取器以及数字输出电路，对各个电路模块进行电路设计论证，分析电路功能的完善性，并绘制版图，按照测试方法合并所有电路模块进行整体电路仿真及测试。实验结果表明测试方法达到设计预期。     

实例研究-模糊芯片F200的设计、验证和测试

本文介绍模糊推理协处理器VLSI芯片F200的设计,给出了详细的芯片设计流程,并重点讨论了有关芯片的可测试性设计、设计验证和测试等问题。     

如何针对微处理器的具体结构编制其测试程序

由于微处理器芯片电路的特殊性,传统的测试组合逻辑电路或时序逻辑电路的方法,已不再完全适合于测试微处理器芯片电路。本文拟针对微处理器芯片电路的固有模块结构,并结合各模块的具体特点,提出相应的测试方法。在各模块相应的测试方法基础上,采用逐步扩展测试范围的编排原则,编制整个微处理器功能测试程序。     

基于IDDQ扫描的SOC可测性设计

超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略;本文首先介绍了在CMOS集成电路中的IDDQ测试方法,介绍其基本原理,展示了测试的优越性,CMOS IC本质上是电流可测试,IDDQ和功能测试相结合,可大大改善故障覆盖率,提高测试的有效性;最后提出了一种基于IDDQ扫描的SOC可测性方案,是在SoC扫描测试中插入IDDQ的测试方法,这是一种基于BICS复用的测试技术,并给出了仿真结果最后得出结论。     

基于XML的DSP芯片RTL级测试方法

在传统的RTL级芯片测试方法的基础上，利用了XML技术强大的描述能力，提出一种基于XML技术的RTI级测试方法，并应用于DSP芯片测试中，证明了这种新方法更加高效、方便。     

DDS专用芯片静态参数测试方法研究

文章重点介绍了基于ATE设备的DDS专用芯片内嵌DAC静态参数的一种测试方法。由于DDS专用芯片的自身特点,其只能输出一定频率的正弦波,测试开发人员唯一能够控制的只有正弦波输出的频率和幅度。而正弦波电压是非线性的,所以利用线性斜波电压测试DAC的传统方法并不能用于DDS专用芯片的静态参数测试,只能依靠间接的方式测试其内嵌DAC的静态参数。该测试方法通过将正弦波的非线性幅值信息转换为线性的角度信息,实现了DDS专用芯片内嵌DAC的测试自动化,且测试过程高效可靠。     

用内建自测试(BIST)方法测试IP核

近几年基于预定制模块IP(Intellectua lProperty)核的SoC(片上系统)技术得到快速发展，各种功能的IP核可以集成在一块芯片上．从而使得SoC的测试、IP核的验证以及IP核相关性的测试变得非常困难，传统的测试和验证方法难以胜任。本文通过曼彻斯特编码译码器IP核的设计、测试，介绍了广泛应用于IP核测试的方法一内建自测试fBuilt—In SeIf Test)方法，强调了面向IP测试的IP核设计有关方法。     

提高集成电路组件外观检测速度的算法研究

集成电路芯片外观检测中,图像处理算法的精度和速度严重制约了检测质量及效率的提升。鉴于此,文中提出了两种快速检测芯片外观参数的算法——直线拟合算法和主轴算法。上述两种算法根据待检测管脚参数的特点,在选取ROI区域的基础上,只针对所选区域的图像进行相关预处理,从而进一步提高速度。直线拟合算法从待测管脚的边缘点着手进行处理,而主轴算法则关注于管脚的一二阶矩,并根据主轴公式得出所求参数。最后从速度和精度方面对此两种算法的特点进行了对比分析并给出了两种算法的实验结果。     

基于UTMI模型的USB 2.0 IP核开发测试验证设计研究

USB2.0因具有高速、易用、热插拔、低成本等特点而成为计算机接口技术的主流,具有广阔的应用前景。USB2.0系统一般分成主机/HUB控制芯片和设备接口控制芯片(即外设)两方面。传统意义的USB开发,仅是对USB外设的开发。USB外设包括FIFO及FIFO控制器、IDE硬盘、直接存储器存取控制器(DMAC)、串行接口引擎(SIE)、UTMI收发器、内存、微处理器单元(MPU)等部分,在USB2.0IP核开发时需要对设计的这些外设代码进行测试验证,测试时可以用自己设计的UTMI电路代码,但因其本身正确性还未加验证,因此测试较麻烦复杂,本文通过实践给出了在开发USB2.0系统时利用utmi_fzFlex-Model模型和自编task完成对USB功能块在事务层上各项作业通讯测试的方法和过程,仿真实践证明此方法是有效的,因此可为USB2.0IP核的设计开发提供参考帮助。     

A new testing acceleration chip for low-cost memory tests

It is argued that the development of semiconductor memories has reached a turning point. In the multimegabit dynamic random access memories (DRAMs) of the future, major factors contributing to the chip cost are process complexity, die size, equipment cost, and test cost. If conventional test methods are used, test costs will grow at an especially rapid rate. A memory test concept called the testing acceleration chip, which could reduce future test costs a hundredfold and yet maintain AC testing reliability, is presented     

使用SystemC进行基于事务的验证

分析了使用SystemC的基于事务的验证方法。它应用于一个具体项目的开发，并与传统的验证方法作了对比，证明它在验证效率和验证环境设计效率上均有明显优势。     

含ROM和RAM芯片的数字电路板测试生成

针对数字电路板中含ROM和RAM芯片电路板故障诊断难的现状，采用器件等效模型方法和改进的组合时序电路测试乍成算法，研制开发了一套支持ROM／RAM器件测试生成、集电路模型输入、测试生成算法、敝障仿真及IEEE-1415标准测试数据转换功能于一体的数字电路板故障诊断测试数据自动生成系统，应用结果表明，该系统测试生成效率高、故障诊断精度高．具有一定的实州性和推广价值。     

系统芯片的边界扫描测试与调试方法研究

针对系统芯片的多内核结构违反边界扫描标准而导致不可测试的问题,IEEE 1149.7标准提出了多片上TAPC结构的测试与调试方法;以该标准为依据,利用QuartusⅡ软件设计在测试与调试系统中具有关键作用的边界扫描测试控制器;重点阐明了多内核系统芯片的调试原理与调试流程、控制器的结构与作用等;仿真结果表明控制器能够产生符合标准的调试信号,具有良好的可行性与有效性,对系统的构建具有积极的意义。     

Design and test of an integrated cryptochip

A self-testing cryptographic coprocessing chip that provides high security for any data protected through its use is described. The design philosophy and chip architecture are examined. Detailed design and test methods and solutions are given, and it is explained why the chip's design interacts well in networks and with secure hard disks     

基于BU-64843的MIL-STD-1553B 总线远程终端的设计

为了研究MIL-STD-1553B总线协议在某航空机载设备中的使用方法,提升1553B总线远程终端的性能,通过分析1553B总线的结构和特点,提出了采用DSP作为处理器,以BU-64843作为协议芯片实现远程终端（RT）的方案,并进行了硬件和软件的详细设计。相比传统以BU-61580为协议芯片的RT,简化了硬件设计,提高了数据处理能力。对设计的RT进行了1553B总线消息的接收、发送测试,结果表明其能够可靠地实现总线数据的传输,在高性能嵌入式设备的研制中具有一定的工程应用前景。     

Fault injection techniques and tools

Fault injection is important to evaluating the dependability of computer systems. Researchers and engineers have created many novel methods to inject faults, which can be implemented in both hardware and software. The contrast between the hardware and software methods lies mainly in the fault injection points they can access, the cost and the level of perturbation. Hardware methods can inject faults into chip pins and internal components, such as combinational circuits and registers that are not software-addressable. On the other hand, software methods are convenient for directly producing changes at the software-state level. Thus, we use hardware methods to evaluate low-level error detection and masking mechanisms, and software methods to test higher level mechanisms. Software methods are less expensive, but they also incur a higher perturbation overhead because they execute software on the target system