一种自偏置预失真线性功率放大器

该文提出了一种用中芯国际0.18μm工艺设计的自偏置预失真AB类功率放大电路电路结构。电路采用两级共源共栅结构,在共栅MOS管上采用自偏置电路,在第二级电路中采用预失真电路。该次设计采用Agilent的ADS软件对电路进行模拟,在2.4GHz频率下,1dB压缩点的输出功率为22.5dBm,此时的PAE是25.1%。     

2.4GHz线性功率放大器的分析与设计

该文介绍了基于SMIC 0.18μm CMOS工艺工作于2.4GHz功率放大器的设计方法,并给出了仿真结果.电路采用两级放大的结构,驱动级采用自偏置Cascode结构,为了保证驱动级有足够的线性度,偏置电压采用了自适应结构,使偏置电压随着输入功率的不同而变化,保证了放大器的线性度并提高了功率附加效率,功率级采用共源结构...     

一种带有温度补偿电路的射频功率放大器

针对无线通信应用的射频功率放大器,提出了一种新颖的温度补偿电路。应用该温度补偿电路,设计了一款基于InGaP/GaAs HBT工艺的两级F类功率放大器。该功率放大器采用了带温度补偿特性的有源偏置电路,能有效地提高线性度,补偿温度引起的性能偏差;输出匹配网络采用F类功率放大器谐波理论而设计。在1 920～1 980 MHz频段和电源电压3.4 V条件下,测得常温状态该功率放大器增益为27 dB;输出功率在28 dBm时功率附加效率达到42%,邻信道功率比为-36 dBc;在-20 ℃～80 ℃之间功率附加效率和邻信道功率比基本不变。     

CMOS 3～5GHz超宽带低噪声放大器的设计

设计了一个应用于超宽带(UWB)系统的3~5 GHz超宽带低噪声放大器.电路由二阶切比雪夫滤波器,电阻并联反馈,两级共源共栅结构,源级跟随器组成.低噪声放大器采用0.18 mCMOS工艺进行设计,利用ADS 2006 A进行仿真.结果表明,低噪声放大器在3~5 GHz带宽范围内噪声系数(NF)小于2dB,功率增益在23.9~24.8 dB之间,输入端口反射系数小于-10dB,输出端口反射系数小于-15dB,IIP3为-11dBm在1.8 V的电源电压下,核心电路功耗为10 mW.     

一种高精度自偏置带隙基准电压源的设计

根据当前集成电路设计中对基准电压源的低功耗、高电源调整率、高电源抑制比的要求,设计了一种CMOS工艺下的高精度自偏置带隙基准电压源.该电压源由自身直流通路上的电阻来实现电压自偏置,由三级共源共栅电压偏置来实现电流匹配和电压均衡,静态电流约为13μA,具有31ppm/℃的低温度系数、22.7μV/V的高电源调整率和93.7 dB的高电源抑制比.     

用ADS进行功率放大器仿真设计

主要介绍了工作频率为2.4GHz的A类功放的设计方法和仿真过程,采用负载迁移法使用ADS仿真软件,获得射频功率放大器电路的输入输出最佳匹配阻抗,并对设计电路进行了稳定性分析、线性度分析、电源效率分析及对整个电路进行了优化。仿真设计出一个工作频率2.4GHz、增益9.5dB,1dB压缩点功率34dBm、2次谐波小于-50.8dBc的射频功率放大器。     

基于0.13μm CMOS工艺的功率放大器设计

基于0.13μm CMOS工艺,设计13~15GHz带有分布式有源变压器的集成功率放大器。利用分布式有源变压器功率合成的特点,将其作为负载去匹配功放单元,采用共源共栅级与共源级级联的功放单元结构来提高功放单元的增益和输出功率;采用浮栅结构来减小分布式有源变压器和片上巴伦的插入损耗;功分器采用带栅格参考地的结构提高电路的性能。仿真结果表明,在13~15GHz频段,该功放的饱和输出功率为20dBm,功率附加效率为10%,功率增益为12.5dB,输出功率和功率增益有所提高,减小了插入损耗。     

0.6μm CMOS工艺折叠共源共栅运算放大器设计

折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。     

电磁超声相控阵大功率高频激励源设计开发

为实现电磁超声相控阵在埋地钢质管道内超声波能量聚焦,增强管壁缺陷检测精确度,基于射频理论及DE类功率放大器技术,提出了一种电磁超声相控阵多通道大功率高频激励源设计方法.通过现场可编程门阵列(field-programmable gate array,FPGA)数字延迟方式对采样时钟进行精确控制,以实现激励源多通道脉冲序列时序和相位的延迟.采用光纤隔离脉冲信号以及电源隔离转换参考电位,有效解决了激励源高频"浮栅"驱动问题.研究了DE类功率放大器开关管和放大电路的工作特性,并基于Pspice软件建立了DE类功率放大器仿真模型,实现了对放大电路元件参数的优化和性能指标的验证.实验结果表明:设计开发的激励源能够实现1 ns延时精度的脉冲序列,当工作频率为1.1 MHz以及工作电压为300 V时,电磁超声阵元输出的交变电流峰峰值为20 A,输出功率为1.5 kW,从而满足电磁超声相控阵检测技术的要求.     

电磁超声用大功率高频激励源研制

为了提高电磁超声换能器的换能效率,采用大功率高频激励源是一种有效的解决方法.针对提出的一种DE类射频功率变换器技术,建立了DE类射频功率放大器拓扑结构及其电路参数的设计方法.通过对DE类功率放大器电路仿真分析,利用TMS320F2812型数字信号处理器( digital-signal-processing,DSP)作为主控芯片,结合外围温度传感器、电流传感器、电压传感器实现了大功率高频激励源的驱动控制.通过选取UCC27531作为金属氧化物半导体盗效应管( metal-oxide-semicondutor-field-effect-transistor,MOSFET)驱动芯片,并以IRFP460作为开关器件构建变换器主电路,实现了功率MOSFET的高速驱动.实验结果表明：基于DE类谐振变换器设计的激励源,工作状态稳定,性能指标达到最大输出功率1.1 kW、负载电压峰峰值约270 V、负载电流峰峰值约26 A、最高输出频率1 MHz,能够满足电磁超声换能器的工作要求.     

一种高精度低温漂带隙基准源的设计

该文参考了带隙基准电压源领域的现阶段技术,结合自偏置共源共栅电流镜以及适当的启动电路、补偿电路,设计了一种高精度、低温漂的多输出带隙基准电路。首先简述了传统带隙电压基准的基本原理,然后详细阐述了具体的各电路设计过程。该基准电压源可广泛应用于电源管理芯片等对能耗要求极高的芯片中。     

采用新型低成本共模反馈电路的全差分运放设计

设计应用于流水线型ADC的全差分运算放大器. 运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际（SMIC）0.35 μm工艺.后仿结果表明,放大器直流增益为100 dB,负载为3 pF时单位增益带宽为359 MHz,相位裕度为68°,建立时间为12.3 ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.     

用于低功耗A/D转换器的运算跨导放大器设计

设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.     

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14 bit/500 Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器（DTA）,有效降低了电路功耗.电路采用SMIC 0.13 μm 1P8M 混合信号工艺实现,测试结果表明,在供电电压为0.6 V、时钟频率为256 kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7 dB,有效精度为11.3 bit,功耗仅为5.07 μW.     

Optimization and design of inter-stage amplifier with wide output swing,high speed and high accuracy

To satisfy the design requirements of analog-to-digital converter （ADC） of high speed sampling system in an infrared focal plane array tester with 1024 × 1024 pixels, a first inter-stage amplifier of 12-bit 40- Msample/s pipelined ADC was designed with 0. 35 μm CMOS technology. On the basis of traditional two-stage amplifier, the cross-coupled class AB output stage and cascode compensation were adopted to improve the output vohage swing and bandwidth. Power dissipation was optimized with math tools. Circuit and layout design were completed. Simulation results show that the designed amplifier has good performance of 95 dB dc gain, ±2 V output voltage swing, 190 MHz bandwidth and 63° phase margin with feedback factor 1/4, 33 mW power dissipation and so on, which can meet the system requirements.     

一种高传真推挽扩音机的设计

针对电子管扩音机频率响应较窄、失真度较大等问题,采用在功率放大级施加帘栅极负反馈与向整机施加反馈深度较浅的大环路负反馈的电路的方法,设计了一种高传真推挽扩音机。该设计使功率放大级在略微牺牲一些增益的条件下获得比标准连接时低得多的内阻。测试结果表明,该设计明显改善了功率放大管原来的非线性特征,显著减小了失真度。     

高二次谐波抑制度UHF波段功率放大器

设计了一款470~510 MHz波段的功率放大器电路,给出了功率放大器的设计方法和过程,使用负反馈技术提高电路的稳定性并改善了电路部分性能,采用集总元件及微带传输线混合方式实现了电路匹配。使用ADS对电路进行了仿真,对电路加工后进行测试,测试结果表明增益大于11.2 dB,二次谐波抑制能力优于-24 dB,P1dB输出功率大于11 dBm,测试结果与仿真结果接近。     

Low-Power Operational Amplifier for Real-Time Signal Processing System of Micro Air Vehicle

A low-power complementary metal oxide semiconductor(CMOS) operational amplifier (op-amp) for real-time signal processing of micro air vehicle (MAV) is designed in this paper. Traditional folded cascode architecture with positive channel metal oxide semiconductor(PMOS) differential input transistors and sub-threshold technology are applied under the low supply voltage. Simulation results show that this amplifier has significantly low power, while maintaining almost the same gain, bandwidth and other key performances. The power required is only 0.12mW, which is applicable to low-power and low-voltage real-time signal acquisition and processing system.     

高频小信号LC谐振放大器的设计

本文介绍了高频小信号LC谐振放大器的设计思路与具体电路实现,主要由衰减网络、LC谐振放大、电压跟随和电源四大模块组成。衰减器采用电阻式TT型网络实现;LC谐振放大中选用功耗小的2N2222型三极管进行两级放大,LC谐振部分为放大器的负载;电压跟随采用集成运放OPA355,以实现电路阻抗的良好匹配;为了给放大器工作提供稳压电源,采用LM317稳压芯片设计了一个电源。经测试,放大器低功耗、高增益,具有良好的选择性。