基于EP1K30TC144的视频捕捉处理的设计与实现

提出一个基于FP6A技术的视频捕捉处理系统的设计方案以及视频信息的捕捉、存储、显示和发送的实现方法。采用FPGA芯片EP1K30TC144,构成视频图像信息捕捉的硬件系统,利用MAX＋PLUS Ⅱ开发工具,设计并实现了系统软件。具有灵活、实用和可扩展等特点。     

基于Linux的视频捕捉卡的驱动程序的设计与实现

介绍了利用Windows下的视频捕捉卡驱动来设计其在Linux下的驱动程序的过程,讨论了在Linux下相关的主要实现技术和流程,从而得到Linux下的驱动程序设计的一种方法和途径。     

简捷高效的视频捕捉系统的设计和实现

动态图像的视频捕捉系统是多媒体应用的重要部件,本文基于Ｂｔ８４８单片解决方案,介绍了视频捕捉系统的简捷硬件结构,说明了它的软件构造框架和各部分的功能,给出了采用此视频捕捉系统的可视电话应用实例。     

基于Bt879的视频捕捉模块的设计和实现

动态图像的视频捕捉是多媒体应用模块的简单硬件结构,说明了它的软件构造框架及其各部分的功能,给出了采用此视频捕捉模块的网络视频语音聊天系统应用实例.     

基于AVICap窗口类的视频监控及捕捉的实现

本文介绍了利用VFWSDK中AVICap窗口类实现视频监控和捕捉的一般思想方法,并详细介绍了软件设计上的具体步骤,相关主要函数的功能用法及其实现步骤。     

基于AVICap窗口类的视频监控及捕捉的实现

本文介绍了利用VFWSDK中AVICap窗口类实现视频监控和捕捉的一般思想方法,并详细介绍了软件设计上的具体步骤,相关主要函数的功能用法及其实现步骤.     

基于视频捕捉设备的引体向上自动测试系统的设计与开发

现阶段引体向上作为全国大部分中学体育测试项目之一和大学的体能测试项目.具有十分重要的的衡量青少年身体素质基础的功能,因此每年都有大量的学生需要测试和训练,并且其中大部分均为人工测试,由于学生人数众多就会出现效率降低提、公平公正性不够高、计分存在偏差、作为裁判易疲劳等干扰因素.所以为了方便测试,提高学生测试的准确度和减轻老师的工作量,所以本文以设计用视频捕捉设备对引体向上测试项目的自动测试技术,开发了在Kinect和Unity3D设计开发平台上的自动测试系统.引体向上测试项目作为为国家中学和大学测试项目后,对其用机器自动测试的需求逐渐加大.其中测试包含:用本系统测试需要用双手正握单杠,确定身体垂直地面后开始计数,以人的头部的下颚超过握单杠的双手而记做一次合格的动作.由于视频捕捉设备对于动作识别需要一定的环境,所以本文对于对人体关键部位的准确识别作为其中设计开发的重点之一.并经过实验证明了本测试系统的有效性,可以实时的、准确的测试引体向上项目.     

基于CPLD的单片机之间的通信接口设计

介绍了ALTERA公司CPLD器件EP1K30芯片的特点,利用MAX+plus开发软件在EP1K30芯片上设计了一个三通道双向FIFO存储器阵列,实现了一个C8051F020单片机通过总线与其他3个C8051F020单片机的双向数据通信,用于一款嵌入式多路数据通信控制器的实时传输控制。     

基于FPGA的视频图像叠加系统的设计与实现

介绍一种基于FPGA的视频叠加系统的硬件设计与软件实现,克服了市面上大多采用的用专用字符叠加芯片设计视频叠加系统的不足,而且系统中叠加到视频图像上的瞄准十字线可以单像素移动,并且可以根据背景灰度值的不同,实时改变自身灰度值以形成反差,更有利于观察瞄准,这是以往视频叠加系统做不到的。作为一种新型的视频叠加技术,它具有灵活性强、体积小、功耗低等特点。     

支持4K分辨率的ARINC818视频传输验证系统

针对未来机载座舱4K以上分辨率视频传输需求,设计了一种基于FPGA的通用ARINC818视频编解码系统,并通过DP视频接口完成视频传输验证。系统接收上位机发送的DP视频,在FPGA中完成解码,再对视频数据按照ARINC818协议进行编码,编码后的ARINC818视频回传至本系统,再通过FPGA完成ARINC818解码处理,解码后的视频再转换成DP视频送出显示。本测试系统最高支持ARINC818-3标准中的10 Gb/s传输速率,实现了单lane4K@30 Hz和双lane 4K@60 Hz的ARINC818视频收发功能,具有使用方便、功能丰富、配置灵活的特点。     

FPGA在电梯控制系统中的应用

介绍了基于Altera公司EP1K30TC144芯片的电梯控制器设计过程,描述了该控制系统的功能。该设计采用VHDL语言进行编程,以QUARTUS II软件为开发平台,对本设计进行了仿真,并使用JTAG将程序代码下载到实验板上进行了硬件验证。     

基于CDMA1X网络的视频传输系统设计与软件实现

设计开发了一种基于CDMA1X无线网络的视频传输系统.介绍了基于CDMA1X无线网络和因特网的视频无线网络传输系统组成结构,利用微软的视频软件开发工具包VFW,完成了系统应用软件设计.为了改善视频图像实时传输效果,深入研究了5种流量监控手段和传输控制策略.实践证明,在CDMA1X低带宽网络条件下,本系统可以实现较为流畅的实时视频图像传输并具有一定的实时性.     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于TC35i的GSM报警器的设计与实现

基于TC35i的GSM报警器是一种新型的防盗报警器,内部嵌入了专用的TC35i通信模块.当监控对象遇到异常情况时,报警器控制软件会自动向预存的手机号码发出短信报警信息,机主可以在异地通过手机短信查询和控制监控对象的状态.该报警器的特点是远距离监控和报警以及能够实现双向控制.     

基于SHA-1算法的FPGA加密设计

为了解决基于SRAM工艺的FPGA的保密性问题,通过利用SHA-1加密算法,在身份验证的过程中将产生随机数的种子随机化和验证时间间隔随机化的双重随机化方法,实现了高可靠性能FPCTA系统加密。该设计具有较高的抗追踪性,可有效地防止对芯片的非法拷贝。     

基于cyclone EP1C6的LED大屏设计方案

介绍了一种基于FPGA的LED大屏设计方案,采用自顶向下的设计思想,设计了基于FPGA的双口RAM和扫描控制电路,解决了传统LED大屏设计中,控制系统复杂﹑可靠性差的问题。     

基于FPGA的嵌入式图像监控系统设计

本文用数字逻辑电路实现了动体检测算法,利用NIOSⅡ处理器SD的图像文件存储,完成了一个完整的图像检测和存储过程设计。     

基于FPGA的SHA-1算法的设计与实现

SHA-1算法是目前常用的安全散列算法，被广泛地应用于电子商务等信息安全领域。为了满足安全散列算法的计算速度，该文将SHA-1分成5个硬件结构模块来实现，每个模块可以独立工作。对其进行了优化，达到了缩短关键路径的目的，提高了计算速度。独立的模块使得对每个模块的修改都不会影响其他模块的工作，为模块的进一步优化提供了方便。