基于FPGA和单片机的守时系统设计

介绍守时系统的重要作用及其发展现状,分析了守时系统发展过程中遇到的一些问题,设计了一个以GPS/北斗信号作为时标的守时系统。采用双恒温槽的恒温晶振MV180作为系统的输入时钟,使用单片机控制DAC7512对其频率进行调整。首先,系统对调整后的本地时钟信号进行分频处理,再与GPS/北斗接收到的标准秒信号进行比较,通过FPGA和单片机对分频后的信号进行相位的调整,最终输出标准秒脉冲信号,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对该信号进行保持,实现时间同步。     

电网时钟系统的北斗/GPS双模同步技术研究

现代电力系统覆盖范围广,各种系统和自动化装置都要求严格的时钟同步;目前应用于我国电网中的时间同步技术主要是基于美国全球定位系统(GPS)的卫星授时;从电网的安全性和稳定性出发,对基于北斗/GPS双模授时的时间同步技术进行了研究,设计了采用多同步源自适应同步技术,北斗、GPS和本地高稳恒温晶体振荡器(OCXO)互为热备的时间同步系统;该系统时间同步精度优于±0.1μs,守时精度优于1 μs/min,符合电网时间同步系统技术要求,具有一定的实用价值和推广应用价值.     

基于预测的驯服守时算法

为了在无外界授时情况下长时间保持精确的时间信息,提出了一种基于平稳时间序列预测的驯服守时算法.该算法在晶振驯服技术的基础上,利用晶振频率的以往测量值,建立了平稳时间序列模型,通过预测获取预测值,并用该值对本地频标进行修改,从而使本地频标与GPS时钟保持高精度同步.最后,设计了一个单片机与FPGA相结合的守时系统,实验结果表明了预测驯服算法的有效性.     

基于有限状态机的高速串口通信收发器的FPGA设计

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现。仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s。由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性。     

基于北斗/GPS的网络授时系统设计

针对电脑主机多采用BIOS内时钟而导致系统时间不精确的问题,提出一种基于北斗/GPS芯片的网络授时系统设计;该系统采用可编程逻辑器件(FPGA)作为主控芯片,接收北斗/GPS双模芯片提供的UTC时间码流,解码并通过网口发送到PC机上作为精准时间;同时多个设备间相互连接,实现多设备之间的数据传输,增强系统的稳定性和可靠性,传输速率可达100 Mbps;实验证明:北斗/GPS接收信号稳定,传输的时间信息准确,北斗/GPS所解时间信息误差不超过80 ns,设备与PC机100 Mbps传输速率误差在1~2 ms,系统稳定、可靠。     

基于PXI总线的GPS时统卡研究

本文介绍了一种利用PXI总线将GPS信号引入到系统中的设计.该电路利用GPS实现守时定位,并将秒信号经过FPGA处理,将其作为触发信号同步系统各部分.并在主机中完成驱动开发和界面制作.这样硬件与软件合理的结合在一起,使整体效率大幅度提高.     

基于可编程器件FPGA的控温电路仿真设计

为了解决目前FPGA在控温电路中的设计难题,使可编程器件FPGA更好地为广大编程技术人员所掌握,在方法上采用对时间计数器（时钟）、状态机（时序电路）、显示驱动、输入输出信号和相应管脚等设置的编程,使用verilog语言设计控制器来实现对整机电路的控制,用开发系统下载芯片进行功能检查并完成调试仿真（检查仿真波形）,详细描述控制事件的处理过程,并通过实例演示了该方法的实际效果。对于从事FPGA的研发技术人员在控温电路的设计思路上将提供一定的帮助。     

基于多源授时原理的高精度同步时钟研究

随着我国智能电网建设进程的不断推进,需要保证各种电力设备以及自动化系统都在同一基准时间下运行,因此保证授时系统的可靠、稳定、精确授时是当前的主要目标。针对当前所存在的问题,本文提出一种基于多源授时的高精度同步时钟授时方案,在正常状态下通过北斗时钟与GPS时钟提供授时信号,并针对两者的授时信号的可靠性进行主授时源的选择,通过卫星秒时钟同步晶振秒时钟,并通过数字锁相环模块进行信号误差处理,最终实现高精度同步时钟输出。     

Linux下的PCIE同步时钟卡的设备驱动程序开发

为了给系统提供准确的同步时间,向各种自动化装置(如故障录波和数据采集等设备)提供高精度同步绝对时标,能够统一系统中各部分的时间基准,可以在系统发生故障后,为分析故障的情况及开关动作的先后次序提供有力的依据；因此设计了GPS+北斗双系统接收机制作而成的同步时钟源,可接收美国GPS(全球定位系统)卫星和我国北斗卫星发出的定位和时间信息；采用了当今计算机最新PCIE总线用来将计算机与时钟卡进行通讯,获取时间信息；介绍了Linux下PCIE同步时钟卡的驱动程序设计,简要分析了同步时钟卡的系统框架和工作原理,详细阐述了Linux下字符设备驱动开发流程,最后完成了Linux下PCIE设备驱动程序的开发和实现；通过实验验证了驱动程序的完备性和正确性,能够准确读取GPS或者是北斗系统接收机的时间信息。     

基于△-∑技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合△-∑技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统.提出了一种由△-∑A/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法.系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理.系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中.     

基于北斗的高精度时空服务设备的研制

为提供基于北斗的高精度授时/定位服务,设计了一种小型化、多通路的时空服务设备。该设备采用高性能多核DSP和FPGA作为主处理器,实时采集和处理北斗卫星数据,从而为终端提供精准的北斗时间/位置,以及北斗短报文通信功能。同时,利用设备内部高性能恒温晶振产生与北斗时间高度同步的时间基准,为卫星失锁时提供可靠的守时数据。此外,为满足不同设备使用需求,主处理器进行了多种类型接口的扩展。经多台设备试验证明,该设备提供的授时、守时以及位置等各项信息精度指标均满足设计要求。     

一种超低功耗自守时环境监测模块的设计

装备在使用、运输、贮存等条件下,所处环境对其状态和寿命具有明显影响;为实现对装备的使用、运输、贮存环境参数的连续、长时监测,以为其全寿命周期健康管理提供原始数据,设计了一种超低功耗自守时环境监测模块;给出了环境监测模块的系统架构以及基本功能单元,主要包括存储电路、主控电路、授时电路、传感器电路和电源电路;环境监测模块实现-40~60℃温度、0~100%湿度、0.3~1.1bar压力以及-16~+16g振动等环境监测数据的采集,并进行本地数据缓存,数据采集周期可灵活设置,采集后存储在本地的数据通过网络接口对外传输,传输速率可达100MB/s;环境监测模块可通过北斗系统进行授时,并在本地实时时钟支持下自主守时;系统上包括网口在内的外设电路可在主控电路的控制下实现上电和下电操作;在低功耗模式下,主控电路可通过定时唤醒和加速度传感器的外部中断唤醒。     

基于Δ-Σ技术和FPGA的数据采集系统

为了改善传统数据采集系统运算能力差、分辨率低、可靠性低等缺点,结合Δ-Σ技术和FPGA,设计了一种多通道、高分辨率、宽动态范围的新型数据采集系统。提出了一种由Δ-ΣA/D转换芯片、高性能FPGA和DSP组成的数据采集系统方案及其硬件电路实现方法。系统利用A/D器件对信号进行滤波、放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号进行电路控制及实现数据缓存、数据传递等功能,由高速DSP芯片核心控制,对采样数据进行实时处理。系统能实现24位高分辨率、宽动态范围的信号数据采集与高速实时处理,可用于电压、电流、温度等参量的采集系统中。     

多FPGA设计的时钟同步

在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性,对FPGA间的时钟传输延时进行补偿,减少FPGA间的时钟偏差,解决多FPGA的时钟同步问题。     

Linux下PCI同步时钟卡的驱动程序设计

为了解决在电力系统中存在的故障录波问题;能够向整个电力系统提供高精度的同步时标,统一整个系统的时间,为分析当系统发生故障后的故障发生地点提供有力的依据;为此设计了PCI同步时钟卡,该时钟卡可以接收GPS或者北斗卫星提供的时间信息;上位机采用PCI总线协议与时钟卡获取的数据进行交互;将电力系统发生行波故障时产生的峰值电压作为中断信号,在Linux下当中断信号到来时就读取同步时钟卡的时间信息以此判断故障发生的位置;为此详细介绍了Linux下字符设备开发与中断机制的实现。最后在Linux下编写PCI设备驱动程序,通过实验验证了在中断信号到来时,该设备能够准确的读取GPS或者北斗卫星发出的时间信息并且经过多次测试未发现中断丢失的情况,证明该驱动程序的正确性和可靠性。     

基于FPGA的GPS同步时钟装置的设计

在介绍了GPS同步时钟基本原理和FPGA特点的基础上,提出了一种基于FPGA的GPS同步时钟装置的设计方案,实现了高精度同步时间信号和同步脉冲的输出,以及GPS失步后秒脉冲的平滑切换,给出了详细设计过程和时序仿真结果。     

分布式系统内串行通信对时的设计与实现

在电力系统领域,获取精确的事件时标以及系统内不同模块间时钟同步,均需要进行精准对时。设计了一种分布式系统内利用串行通信进行对时的架构,包括主控模块、串行通信总线和辅控模块。介绍了在分布式架构下实现对时的方法,主控模块接收外部北斗/GPS等对时源,通过串行通信总线分时复用,下发对时报文给辅控模块。对时报文包含主控模块发送报文起始时刻对应的精确时间戳。辅控模块通过捕获单元确定接收报文起始时刻。结合报文发送传输延时和辅控模块本地晶振偏差,确定辅控与主控模块时钟源的时间差,从而确定辅控模块本地时间,以完成系统内对时。系统使用一条高速串行通信总线,完成报文对时和高速数据通信,减少了布线复杂度和成本,具有较高的实用价值。     

采用FPGA的高速CCD相机的时钟发生器

采用IL－E2 TDI CCD做为传感器，与计算机构成了成像系统，并在计算机CRT上显示出图像。主要介绍高速CCD相机的工作时钟产生电路的设计，采用大规模集成电路FPGA实现了该工作时钟驱动电路，采用AHDL语言对工作时钟驱动电路进行了硬件描述，并利用Max Plus2软件对所设计的工作时钟驱动电路进行了仿真，最后对FPGA器件进行了编程和硬件电路调试，进而实现了整个CCD相机的控制。     

一种有效的视频数据提取方法

一般的基于FPGA的视频采集系统中,FPGA与视频解码芯片的连接需要用到较多的FPGA I/O资源。文章介绍了一种新的通过检测SAV信号对视频信号进行定位和采集的方法。该方法只需用到视频数据和像素时钟同步信号即可实现有效的视频提取功能,节省了有限的FPGA I/O资源,进一步提高了系统的集成度。仿真结果表明,该方法达到了实时提取视频信号的目的。     

北斗多模卫星导航在电力系统中同步授时研究

通过对在电力系统中应用北斗卫星导航系统进行定位、授时等的迫切性和可行性进行分析;提出了采用大规模集成电路和模块化设计,以高速芯片进行控制的北斗多模授时设备。射频通道全部采用芯片搭建,通过选型,选用了MAXIM公司的MAX2769ETI＋芯片作为射频芯片。数字基带处理主要在大容量的FPGA平台上完成。定位解算处理功能在DSP平台上完成。守时电路在单片机和FPGA上实现对晶振的驯服从而输出同步时间信息。最后,通过实验室测试得出该设备能够达到较高的授时精度。