基于NiosⅡ的U盘安全控制器设计与实现

针对U盘等存储设备的安全隐患及用户的安全需求,分析目前常见的解决方法,遵循灵活方便、高安全性的原则,利用SoPC技术,设计实现了一款基于NiosⅡ的U盘安全控制器.详细论述了安全控制器的系统设计、硬件架构、固件划分和工作流程.采用高强度的密码算法,对普通U盘中的数据进行扇区级的加解密,保证U盘中数据的安全,具有灵活安全...     

闪速存储器K9F1208U0M在图像采集系统中的应用

闪速存储器具有结构简单、控制灵活、编程可靠、擦除快捷的优点,而且集成度可以做得很高,因此获得了较广泛的应用。本文详细介绍Samsung公司生产的64M×8位闪速存储器K9F1208U0M的主要特性、应用方法和接口技术;介绍采用K9F1208U0M作为图像存储介质的图像采集记录系统的组成原理和具体实现方法。     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

可编程中断控制器的IP设计

ＩＰ作为新的设计方向,对于实现片上系统提供了必要基础,建立ＩＰ库将为今后的设计节省大量时间和资金。成功地完成８位ＰＩＣ的ＩＰ设计对于这方面的探索有着重要意义,本文介绍了数字电路的控制通路和数据通路设计,电路的功能仿真,综合,后仿真等过程,本设计的结果表明,这种设计方法以圩加快我国的微电子业的进步是有益处的。     

基于Nios Ⅱ的LCD驱动IP核的设计

针对不同型号液晶屏之间的驱动差异问题,提出一种基于Nios Ⅱ的LCD驱动的IP核设计方法.研究基于NIOS 11的LCD驱动IP核的体系结构及其软件实现过程.经过测试,所设计的LCD驱动IP核能够应用于不同型号的液晶屏,且运行稳定.     

基于IP核的智能CAN设备设计与实现

针对目前基于Asic处理器智能设备存在的不足.开发出一种基于IP核的智能CAN设备;主要利用NIOSII固核处理器IP核、CAN总线IP核、PCI总线IP核,在SOPC集成环境及其它IDE环境中实现系统集成和定制,完成了NiosII处理器系统集成如主处理器、Cache、片内ROM/RAM、片外SRAM和FLASH资源等;Wishbone总线到Avalon总线的桥接;基于DPRAM的智能接几数据交换单元等,并完成设备的驱动及应用软件开发;在500kbps波特率和8字节数据位条件下,对该设备的CAN总线性能进行了实测,结果表明其性能高且灵活可靠.     

基于双Nios Ⅱ软核处理器的机器人控制器设计

介绍了基于FPGA的双Nios Ⅱ软核处理器的特点及开发流程.利用双Nios Ⅱ软核处理器的特点,在一片FPGA芯片实现双软核处理器,分担外设控制与算法控制,很好地解决了机器人控制器程序结构复杂以及实时性差难题.实际调度结果表明,该控制系统切实可行,有利于进一步的设计和发展.     

CAN总线控制器IP核设计

设计了一个CAN总线控制器IP核。该IP核支持CAN总线标准帧和扩展帧两种报文格式,具有仅听模式和自测试模式,总线时序参数可配置,外部接口简单灵活,易于集成到各种CAN系统中。     

基于NiosⅡ的VGA图像控制器的研究与设计

VGA(视频图形阵列)作为一种标准的显示接口得到了广泛的应用.随着嵌入式系统的迅速发展,尤其是高速图像处理的发展,对实时图像处理进行显示有了更多的需要.本文依据VGA显示原理,"抛弃"VGA显示专用芯片,采用SOPC(可编程片上系统)技术,将NiosⅡ32位处理器软核嵌入到FPGA(现场可编程门阵列)中.通过编写DMA控制模块和VGA显示控制模块,设计TVGA图像显示控制器.此方法构建的VGA显示系统体积小、功耗低、可靠性强.     

基于FPGA的SOPC自定义IP核的设计

基于FPGA的SOPC设计技术是当前电子设计领域的最前沿技术之一,自定义IP核是SOPC系统灵活性的重要体现,是SOPC系统设计的重中之重。本文以ALtera公司Cyclone系列的EP1C6Q240C8为例详细阐述用户自定义IP核设计方法及其使用SOPC Builder开发的流程,并在此基础上开发出七段数码管（LED）的自定义IP核。在Quartus Ⅱ8.0环境下,用Verilog实现LED的硬件设计;在NiosⅡIDE环境下,基于C语言开发LED的软件应用程序接口（API）函数来访问和控制硬件。     

基于FPGA的人机界面控制器IP核

本文结合可复用IP设计理念和FPGA技术特点,设计并实现了基于Avalon总线的能完成硬件可配置和可裁减的人机界面控制器IP软核.完成了VFD荧光管位数、键盘按键个数以及LCD液晶屏类型(STN/TFT)可配置的控制,并带有独立的帧存储控制器.     

基于IP的PCI总线南桥设计

南桥是PCI总线的重要部分．本文在概要介绍PCI南桥功能的基础上，对PCI南桥进行了模块划分，并对各个模块进行了实现，最后进行了FPGA实现，并在系统上进行了验证．证明了所设计的PCI南桥的功能完全正确，并可以有效地在系统中应用．     

CAN 2.0总线控制器的设计

使用VHDL硬件描速语言完成了对CAN2.0总线控制器的设计,本控制器能发送CAN2.0协议中的各种帧,具有完善的栓错、纠错及重发报文的能力,并且提供接收滤波模式、自检测模式、仅听模式和复住模式4种可供选择的工作方式.同时搭建了硬件测试平台完成了对本控制器的测试验证.本总线控制器外部接口简单灵活,易于集成到各种嵌入式系统中,充分体现了IP复用的思想.     

用PDIUSBD12和K9F5608U0A设计USB移动闪存

简要介绍USB(通用串行总线)大容量存储设备类,给出USB控制PDIUSBD12和闪存K9F5608U0A的原理框图,并以这两个芯片为例设计出存储设备的电路图,最后列出程序流程图。     

SOPC中NiosⅡ的LCD显示驱动IP设计

针对SOPC Builder系统没有提供128064液晶模块驱动的问题,以CBG128064液晶模块为例,采用有限状态机,用Verilog HDL语言设计了显示驱动IP核,并构建了基于NiosⅡ嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上,验证了该设计的可行性。     

基于NiosII的SOPC多处理器系统设计方法

详细地阐述基于NiosII和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术;利用Altera公司提供的QuartusII、SOPC Builder和NiosII IDE等开发工具,通过一个3处理器系统设计实例,验证了设计方法的正确性,实现了3处理器对存储器资源的共享。     

异步串行通信接口的IP核设计

异步串行通信接口(SCI)因其结构简洁、使用方便,因而在各类MCU、DSP和MPU芯片设计中获得广泛的应用。本文给出一种以状态机为控制核心、以数据流为执行中心的异步串行通信接口IP核结构设计的通用方法。此方法已在笔者所设计的DSP芯片中得到验证。     

K9F6408U0C在单片机系统扩展设计中的应用

本文根据Flash芯片K9F6408U0C的特点,对其进行地址分配,将其应用于51单片机系统扩展设计中,通过相应的硬件设计和软件设计,实现采集数据的实时存储,以及通过RS232串口与PC机上通信.     

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差,测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心--边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的.     

基于NiosII的光纤捷联惯导系统数据采集模块设计

针对光纤捷联惯导系统中采用传统技术的导航计算机需重复设计且效率低的现状,提出了一种基于Nios Ⅱ的光纤捷联惯导数据采集及预处理实现方案;运用verilog HDL语言完成了对光纤捷联惯导系统中挠性加速度计和光纤陀螺仪的数据采集功能IP核设计,采用SOPC(可编程片上系统)技术定制了Nios Ⅱ软核处理器,并实现16阶FIR低通滤波器的设计;通过对捷联惯导系统的静态采集实验,验证了数据采集功能IP核的准确性和FIR低通滤波器滤除部分噪声的有效性.