基于DSP和FPGA的1553B总线接口电路设计

文章对1553B总线接口系统进行深入的研究,采用DSP+FPGA技术设计了总线接口系统;DSP和FPGA之间采用EMIF接口进行通信,DSP实现数据控制,FPGA实现1553B通信协议;通过DSP的RS232接口连接PC机对系统进行测试,通过测试系统能实现1553B总线的3种工作模式;该系统的控制结构简单,可靠性高,扩展性好,具有一定的通用性。     

基于FPGA的快速图像处理平台

FPGA用于构建高性能的DSP系统。文章讨论在FPGA上建立图像处理平台的方法,它涉及FPAG到图像传感器和VGA显示器之间的接口。FPGA与图像传感器之间的接口速度很慢,制约了在FPGA中采用并行方式的处理效率。DSP芯片从本质上说它的计算还是顺序方式。文章将标准程序分别放在FPGA和基于DSP的系统上实时运行,结果表明FPGA明显优于DSP实现的顺序处理技术。     

基于DSP和FPGA的全景图像处理系统设计与实现

设计了基于DSP和FPGA的全景图像处理方案,FPGA完成图像采集,DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器;采用EDMA方式,完成了DSP与FPGA的数据交换。测试结果表明,DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算,并以1 024×768的分辨率进行实时显示。     

基于DSP和FPGA的卫星数据压缩机的研制

根据卫星数传系统的要求,考虑FPGA的单粒子效应,提出一种多DSP+FPGA的卫星数据压缩机的硬件结构。介绍了CCD相机与数据压缩机之间的LVDS接口、数据压缩机与综合处理器之间的遥控遥测接口、硬件内部DSP与FPGA之间的串行EDMA方式通信接口的实现方法,以及DSP的仿真与引导过程。现阶段,该数据压缩机工程样机已完成方案阶段的联试实验,其硬件设计满足了大数据量的数据接口及实时压缩的要求,性能可靠。     

多路数据采集传输系统的FPGA设计与实现

设计一种采用FPGA的数据采集传输系统.以FPGA为逻辑控制核心,通过RS485接口接收上位机指令,数据传输采用SDLC(同步数据链路控制)协议以提高可靠性.FPGA采集六路AD数据以及八路温度数据,这些数据经由DSP处理之后存储至FLASH中.FPGA根据上位机指令,读取FLASH中相应的数据并通过RS485接口上传至上位机.经系统测试验证,该设计能够满足技术要求,数据的采集、存储、传输均正确,为后续工作提供了保障.     

基于FPGA的双机热备外设容错系统仿真设计

针对传统的继电保护冗余系统缺乏对敏感外设容错处理、切换速度慢等问题,提出了基于FPGA的双机热备外设容错系统。该系统由FPGA控制器、DSP控制器、双A/D模块、双继电器模块等外设组成,FPGA控制器完成双机外设模块的故障检测、双机实时切换,为DSP控制器提供A/D实时采样数据、继电器信号接口,DSP控制器对采样数据进行计算与分析,产生继电保护信号,FPGA控制器和DSP控制器通过"心跳"信号互相检测。FPGA控制器时序仿真波形表明:双机外设模块可以实现周期故障自检、双机快速切换。     

基于DSP和FPGA的实时图像采集处理系统的设计

针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合.     

一种姿态测量系统的FPGA和DSP设计与实现

为了实现对某弹载系统的姿态测量,提出一种基于FPGA+DSP的姿态测量系统的设计.系统采用FPGA作为逻辑控制核心,完成对MEMS传感器输出的陀螺加表数据的采集,并通过EMIF接口完成与DSP的数据通信.DSP完成对姿态信息的解算,并由FPGA通过RS422接口将更新后的姿态信息上传至上位机.系统选用地理坐标系作为导航坐标系,利用四元数法及Kalman信息融合算法对采集到的姿态信息进行解算.测试结果表明,该系统输出的姿态信息精度较好,总体角误差在0.5°以内.     

基于多DSP的红外目标跟踪系统设计与实现

提出了一种新的基于多片TMS320C6414DSP的EMIF与HPI接口互联并与McBSP接口互联构成松耦合级联的多DSP并行流水处理平台。通过与大规模的可编程逻辑器件FPGA的配合使用,设计实现了一套具有高实时性、良好的扩展性和多扩展接口等特点的多DSP实时红外目标跟踪系统。     

基于TMS320C6415的飞控计算机接口模块设计

文中以DSP TMS320C6415为核心处理器,设计并实现了飞控计算机接口模块。该模块采用JTAG接口进行DSP芯片内部测试,扩展了存储器,使用FPGA芯片对模块内的资源进行逻辑控制,可以满足飞控计算机中的模拟量处理、离散量处理以及RS422串行接口通讯。飞控计算机接口模块被应用于多个项目中,实践证明,该模块能够正确、快速地实现其接口信号处理功能。文中不仅对接口模块硬件资源选择、工作原理的关键问题进行了评述,而且对DSP的软件流程和工作方式进行了描述。     

基于FPGA的图像预处理快速算法及仿真

工程实践中,可编程逻辑器件已经越来越多的受到重视和应用.文中以DSP处理大量数据时,实时性难以达到要求入手,介绍了应用可编程逻辑器件FPGA提高程序效率、实现快速运算的一种方法,并设计了一个利用中值滤波进行图像预处理的系统,之后进行了仿真和实验验证.文章最后得到结论,采用FPGA通过用硬件逻辑来实现运算量大但相对比较简单的算法,效率要大大高于软件的多次循环,若在系统中采用DSP和FPGA合作处理数据,则可以各自发挥长处,实现快速算法.     

基于DSP和USB2.0的数据实时传输与处理系统

提出了一种基于DSP芯片TMS320F2812和USB2.0的数据实时传输与处理系统的解决方案,系统由DSP设备端、计算机主控制端、中断产生电路模块和DSP调试端4个部分组成。主控端程序通过RS232串口控制中断产生电路模块产生不同周期的中断信号,同步驱动主控端和设备端的实时处理算法和数据传输,实现了主控端和设备端之间基于USB2.0的数据实时传输与处理功能。     

基于DSP的UUV目标探测通用系统设计与实现

为实现UUV系统对不同的探测系统外围传感设备信号进行快速处理和控制,利用DSP的数据高速处理能力和FPGA的高速接口数据交互能力,设计了基于高速数字信号处理器（DSP）的UUV目标探测通用处理系统。该系统采用了XC7Z045T芯片扩展TMS320C6678芯片的硬件架构设计,通过配置SPI总线进行编程设计,产生250MHz、156.25MHz、100MHz和50MHz 的时钟分配设计方案,支持2路百兆以太网接口通信和16路RS232串口数据的发送及接收,并可根据实际需求扩展 CAN通信以及RS485通信。经实验测试,该系统设计方案可完成百兆以太网到目标探测传感设备的数据传输,实现对不同RS232传感器设备进行地址定义、读写和数据通信操作。结果表明,该系统设计方案达到了对以太网传感设备和不同RS232外围传感器快速处理和控制的目的,实现了基于DSP的UUV目标探测通用系统设计。     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于DSP/FPGA的嵌入式实时目标跟踪系统

提出了一套基于DSP／FPGA的协处理器结构用以实现实时目标跟踪的嵌入式视觉系统。系统由DSP作为主处理器进行全局控制，利用具有流水线并行处理结构的FPGA作为协处理器实时完成DSP分配的处理任务。系统由FPGA快速完成最初的运动估计的结果，DSP在此基础上进一步分析和校正，并将校正信息反馈给FPGA，实现快速而准确的跟踪。     

基于DM642的GJB1188A接口数据记录仪设计

为实现GJB1188A接口信号采集和记录,设计了一种基于DSP+FPGA的数据记录仪。硬件上,利用DM642丰富的外设资源,完成了视频采集和回放模块、以太网接口模块和IDE硬盘接口模块的设计;同时,在FPGA内部实现了1553B接口逻辑和数字I/O接口逻辑。软件上,利用DSP/BIOS开发了DM642固化软件,实现了各数据采集通道的管理和控制、硬盘存储及网络传输。该设备运行稳定,符合设计要求。     

基于FPGA并行技术的多通道被动声呐信号模拟

利用FPGA并行技术,采用软实时的嵌入式处理器与高速硬实时的可编程FPGA模块结合方式实现了128路被动模拟信号的高速实时动态生成;系统由一路信号实时产生出具有不同相位和噪声的128路信号;实时系统将一路信号下发后,FPGA通过并行插值运算产生不同通道间的时延,叠加高斯背景噪声信号后经乒乓缓存输出;系统以192kHz输出采样率每333μs更新缓冲区数据,由此输出节拍控制装订参数与实时计算节拍;系统测试结果表明生成128路的模拟信号可编程FPGA工作时钟只需要12M即可保证连续输出,需要系统开辟的输出乒乓缓冲区大小为32K,可保证系统在最高采样速率下实时计算输出被动辐射噪声信号,满足系统实时性要求.     

基于FPGA高速实时图像数据处理系统的研究

本文对在FPGA中嵌入Powerpc(hard IP Core),引入linux嵌入式操作系统用来开发嵌入式系统进行了研究,系统实现了高速数据采集、高速视频数据压缩、实时视频数据的网络传输和实时压缩图像数据存储功能,该方法采用linux嵌入式操作系统加FPGA中嵌入的Powerpc硬核处理器进行系统控制层面的处理,还根据FPGA的特点将视频处理等功能用高速硬件实时处理。系统适合于系统空间要求小且视频数据处理量大的应用。     

基于DSP与FPGA的运动控制器设计

设计了一种基于DSP和FPGA的四轴伺服电机运动控制器,该控制器选用DSP与FPGA作为核心部件。针对运动控制中的一些具体问题,如高速、高精度、实时控制等,规划了DSP的功能扩展,在FPGA上设计了功能相互独立的四轴运动控制电路。该电路接收和处理4路编码器反馈信号;可以处理原点、正负方向、到位以及急停等数字量输入信号;提供16路数字输入输出信号作为系统一般功能扩充使用;具有较高的集成度和灵活性。     

6-DOF磁悬浮轴承同步数据采集系统设计

以6自由度磁悬浮定位平台控制系统为研究对象,结合被控对象的实际特点,在平面磁悬浮平台(PAMB)数学模型的基础上,介绍了一种用于磁悬浮轴承实时控制的数据采集与处理系统。采用DSP作为主控单元,对传感器信号高速采集。由于A/D集成在DSP内部,可以对两路信号精确同步采样。对数据进行运算后,实现D/A转换输出控制电压信号。控制软件采用JTAG接口下载到DSP的内部闪存。为了方便实时改写参数,还设计了DSP与计算机通讯接口。仿真结果表明,这种控制方案有较好的动态和静态特性。