基于频谱分析信号处理的涡街流量计设计

给出了一种基于频谱分析信号处理的涡街流量计的设计,分析了采用频谱分析信号处理与带通滤波相结合的去噪方法。硬件上分析了核心控制器件MSP430F5438、压电传感器信号的放大与低通滤波、多通道的可选带通滤波器、程控放大及峰值检测模块、信号的整形输入,软件上分析了频率估算、FFT算法实现、峰值检测与放大、带通选择、频率计数,最后,在气体标准装置上进行了检定验证。结果表明,该流量计采用频谱分析信号处理和带通滤波,大大提高了液体流量测量的精度和抗干扰性。     

通用型MTM总线主模块控制器的设计与实现

在深入研究IEEE1149.5标准的基础上,结合层次化测试的实际需求,采用可编程逻辑器件设计了通用型MTM总线主模块控制器。主模块控制器实现了IEEE1149.5规定的链路层协议,具备微控制器接口,其特色在于易用性和灵活性强,外部接口简单,可以方便地与各种通用微控制器集成。经功能仿真和实际测试,主模块控制器功能正确,运行稳定可靠,完全达到了预定的设计目标。     

动态激磁功放大电流真峰值检测与自动调节电路

介绍了一个采用全硬件方式设计的模块化电路,用以对动态激磁功率放大器末级输出电流的真峰值进行实时检测和自动跟踪调节。模块由峰值采样同步触发、真峰值采样保持和比较控制输出三部分电路构成。经试验验证,该电路实现了实时检测激磁功放末级输出的动态电流真峰值,并可对电流的过、欠流状态自动调节。该模块电路既可以应用在动态激磁功率放大器电路中,同时也可以应用在其他周期信号的真峰值检测电路中,为系统的正常工作提供了安全保障。     

基于Roboguide的智能柔性工作站仿真系统设计

介绍柔性制造的应用状况和发那科工业机器人仿真软件Roboguide,通过任务要求涉及了系统的搭建模型,包含工业机器人本体、机器人控制柜、物料盘、加工单元、去毛刺单元和检测单元等模块,并进行了运行流程的设计,实现了工作站的抓取、加工、去毛刺、装配、检测和分拣等工艺流程.     

一种矿用多功能采集模块的设计

针对现有矿用采集模块大多功能单一的问题,提出了一种矿用多功能采集模块的设计方案,详细介绍了该模块主要硬件电路和软件程序的设计方法。该模块利用AD转换芯片的可编程增益放大器实现了多种模拟信号接入功能,采用数字滤波方式实现了频率信号和开关量信号的复用检测,并实现了CPU输出控制功能。应用结果表明,该模块可采集多种现场传感器信号,运行稳定可靠。     

用于捣固车道钉定位的磁力信号峰值检测算法

捣固车在对有砟铁轨进行捣固时,需要提前确定下镐位置,提出了一种通过磁力传感信号来定位道钉的峰值检测算法,以准确确定下镐位置,该算法分别采用了下采样、滑动窗口、阈值分类和二次搜索等方法来实现峰值检测,并重点讨论了滑动窗口长度、下采样频率和二次搜索窗口长度等参数对算法性能的影响。实验中,采用了一组实测的磁力传感器信号来评测该算法,通过对传统方法的对比。本文算法可以将峰值检测的假阳和漏检数降为0,而最大的道钉定位误差却不会超过1cm。     

基于FPGA的VXI总线多功能模块设计

VXI总线多功能模块是某导弹自动驾驶仪VXI测试系统的关键模块,需要完成被测信号采集、特殊测试激励信号产生、频率测量和数字IO功能;文章首先简要介绍了模块的设计要求和总体设计;然后阐述了模块的各功能电路实现;接着重点论述了模块设计中采用扫描地址图谱实现多通道和量程动态切换、采用块传输实现VXI接口高速数据传输和采用RAM分时复用存储实现长时间连续数据采集等关键技术;应用这些技术研制的模块已应用于实际测试系统中,其性能良好,工作稳定;接口测试结果表明,模块的VXI接口设计极大地提高了数据传输速度。     

消除状态机毛刺策略探讨

有限状态机是数字系统中的重要组成部分。简单分析了有限状态机产生毛刺的原因,重点讨论了消除有限状态机毛刺的三种方案,比较了它们的优劣及其适用的条件,并以ADC0809采样控制过程为例,给出了实现控制功能的Moore型有限状态机方案和状态码直接输出型有限状态机方案的VHDL语言主要源程序,通过开发工具Max+plusII的功能仿真验证了消除毛刺方案的正确性。     

基于HOOPS\ACIS的CAD文件模型处理系统

具有CAD功能的软件系统都会面临模型文件的处理问题,探讨了在HOOPS\ACIS平台下搭建具有CAD功能的软件系统以及如何实现CAD文件模型处理的问题,阐述了CAD文件模型处理系统的模块划分,简述了主要模块的实现功能和采用的技术实现方式。     

一种实时校准的光纤Bragg光栅传感器解调系统

为了提高光纤Bragg光栅（FBG）传感器阵列的信号解调精度,基于窄带光源问讯解调原理,提出了引入带标记热稳定标准具模块来实现实时校准的方案,利用12位A／D采集模块将信号采入计算机,在虚拟仪器软件LabVIEW下处理信号,峰值检测方法为分段寻峰。实验表明：该方案对FBG传感器中心波长位移的最大解调精度为1pm,相对于无实时校准模块方案下的解调精度提高了10倍以上,在应变为1×10^-4的范围内,测量误差小于1.5×10^-6。     

基于FPGA的数字式大气电场仪的设计与实现

针对传统大气电场仪的信号处理电路结构复杂、数字化程度低等缺点,提出了一种基于FPGA的数字式大气电场仪的设计方案,其前级感应探头采用差分式的测量结构,有效地减少了前级感应片之间的共模干扰,提高了测量精度;以FPGA为核心的数字信号处理电路完成了电场幅值的精确测量和电场信号极性的判断,简化了电路结构.详细给出了该传感器的工作原理以及实现方法,并制作了实验原理样机.实验测试结果表明,该传感器的性能良好,具有重要的应用价值和意义.     

16路以太网测试仪的设计

针对传统的以太网测试采用ping包方式存在带宽窄、操作不方便等问题,提出了一种基于C8051单片机和FPGA模块的16路以太网测试仪的设计方案。该测试仪支持16路以太网测试,其中的FPGA模块可提供对外的16路SMII,发送方向用于接收C8051单片机的配置数据并根据配置数据发送相应的以太网包,接收方向用于检测和统计接收到的以太网包,并把统计信息回传给C8051单片机。测试结果验证了该测试仪的可行性。     

基于FPGA的多路矿用气体传感器智能调校系统

矿用气体传感器因煤矿安全被大量使用,国家规定必须定期进行调校,目前的传感器调校系统可同时对5-8台传感器进行调校,针对大中型煤矿生产过程中需要调校的矿用气体传感器数量大、调校耗时长的现状,提出了一种基于单片机与现场可编程门阵列（FPGA）的64路气体传感器调校系统,介绍了系统的整体设计并详细阐述了该系统的气路控制模块和传感器输出信号采集模块,使用Verilog语言在QuartusⅡ工具中实现FPGA的逻辑设计、仿真和综合。结果证明：该系统能有效地完成对64路气体传感器同时调校的目的,很大程度节省了人力消耗,提高了调校效率,节约了调校时间。     

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步．数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计、Verilog HDL作为一种流行的硬件描述语言．在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用Verilog HDL进行FPGA设计和优化的一些实用方法．最后还介绍了IP核复用技术在FPGA设计中的应用。     

交叉偶极阵列声波测井仪控制和处理电路的设计与实现

针对交叉偶极阵列声波测井信号的特点,设计了一种以DSP+FPGA架构为核心的控制和处理电路。详细介绍了电路的硬件结构和软件设计流程,重点描述了测井数据通信接口和逻辑控制模块的实现,并给出了一种首波提取算法。实验结果表明,该电路在井下高温高压恶劣环境中能够稳定可靠地长时间工作,完全满足工业生产作业的需要。     

基于NiosII软核的嵌入式通用数据回放器

通用数据回放器通常用于检验实时信号处理器的接收和实时处理能力,或者设备的故障检测。本文针对嵌入式通用数据回放器,重点讨论了基于FPGA的嵌入式PCI总线数据回放卡的设计,由于板卡采用了FPGA和NiosII软核技术,降低了硬件设计难度,减少板卡功耗,提高了适应性、通用性和可扩展性,同时,采用乒乓SDRAM大容量存储技术,提高了数据回放器的实时性等性能指标。     

基于NiosII软核的嵌入式通用数据回放器

通用数据回放器通常用于检验实时信号处理器的接收和实时处理能力,或者设备的故障检测。本文针对嵌入式通用数据回放器,重点讨论了基于FPGA的嵌入式PCI总线数据回放卡的设计,由于板卡采用了FPGA和NiosII软核技术,降低了硬件设计难度,减少板卡功耗,提高了适应性、通用性和可扩展性,同时,采用乒乓SDRAM大容量存储技术,提高了数据回放器的实时性等性能指标。     

增量式编码器在FPGA应用中的两种接口设计方法

增量式编码器可以方便的检测机械的运动和位移,且其价格相对低廉,现多用于嵌入式仪器和手持设备上。文中主要介绍两种增量式编码器在F P G A应用中的接口设计方法,即触发器辩向法和有限状态机法,两种方法均给出了仿真结果,结果表明这两种方法可行且具有较好的抗抖特性。     

On the effects of ring oscillator length and hardware Trojan size on an FPGA-based implementation of AES

The recent trend in a wide range of application domains, from the Internet of Things to space communications, is to deploy computing systems on FPGA devices. Modern FPGA technology encompasses billions of gates integrated in a single chip. In this setting, it is easier for an attacker to inject or introduce additional, malicious logic or to modify an existing one in order to cause abnormal behavior. As a result, new security requirements arise from the design process perspective. A Ring Oscillator (RO) is an established technique to realize a digital sensor in FPGA designs to detect additional or modified malicious circuit, i.e., a hardware Trojan horse or simply a Trojan. Variable-length Ring Oscillators (VLROs) were proposed in the literature as an advanced detection mechanism for run-time configuration of RO length to avoid bypassing. Here, we expand VLROs effectiveness studies in two families of Trojans (combinational and sequential) and Trojans of varying size. We analyze the effect of the Trojan size and the length of the RO on the ability to detect malicious logic injected in a reference FPGA implementation of the AES cryptographic algorithm.     

基于FPGA的PCI总线串口卡设计

为了方便外部设备与计算机进行串口通信,提出一种基于FPGA的PCI总线串口卡设计。利用Altera公司的FPGA芯片EP1C6SQ240实现了串口和PCI总线的连接。介绍了用FPGA实现PCI接口、UART的方法,将PCI接口、UART的核心功能集中在FPGA上,使整个设计紧凑、小巧。该设计符合PCI 2.2规范,传输速率高,可广泛应用于各类测试设备、工厂自动化、有线通信等领域。