基于SOI材料的刻蚀光栅分波器的制作工艺

研究了基于绝缘材料上的硅(SOI)材料的平面波导刻蚀光栅分波器的主要制作工艺.利用电感耦合等离子体刻蚀(ICP)技术,在SOI材料上制作了垂直度大于89°的光滑的光栅槽面.氧化抛光后刻蚀侧壁的表面均方根粗糙度(RMS)有3nm的改善,达到7.27nm(采样面积6.2μm×26μm).通过采用集成波导拐弯微镜代替弯曲波导使1×4分波器的器件尺寸仅为20mm×2.5mm.测试结果表明器件实现了分波功能.     

适用于阵列波导光栅制作的厚SiO_2陡直刻蚀技术

采用ICP- 98型高密度等离子体刻蚀机进行了厚Si O2 陡直刻蚀技术的研究,利用双层掩膜技术解决了“微掩膜现象”问题,刻蚀获得12 .4 μm的陡直Si O2 光波导剖面,并将这一刻蚀技术用于阵列波导光栅的制作中.     

适用于阵列波导光栅制作的厚SiO2陡直刻蚀技术

采用ICP-98型高密度等离子体刻蚀机进行了厚SiO2陡直刻蚀技术的研究,利用双层掩膜技术解决了"微掩膜现象"问题,刻蚀获得12.4μm的陡直SiO2光波导剖面,并将这一刻蚀技术用于阵列波导光栅的制作中.     

ICP刻蚀技术及其在光电子器件制作中的应用

简单介绍了ICP(inductively coupled plasma)刻蚀设备的结构和刻蚀机理，报道了ICP刻蚀硅、二氧化硅和Ⅲ—Ⅴ族材料的一些最新进展，重点介绍ICP刻蚀技术在光电子器件制作方面的进展和应用前景。     

基于SOI的16通道200GHz阵列波导光栅

设计并制作了基于绝缘体上硅(SOI)材料的1×16阵列波导光栅(AWG).该AWG器件的中心波长为1 550 nm,信道间隔为200 GHz,采用了脊型波导结构.首先确定了波导的结构尺寸以保证单模传输,并利用束传播法(BPM)模拟了波导间隔、弯曲半径和锥形波导长度等参数对器件性能的影响,对器件结构进行了优化,同时也利用BPM方法模拟了器件的传输谱.模拟结果显示:器件的最小信道损耗为4.64 dB,串扰小于-30 dB.根据优化的器件结构,通过光刻等半导体工艺制作了AWG,经测试得到AWG器件的损耗为4.52～8.1 dB,串扰为17～20 dB,能够实现良好的波分复用/解复用功能.     

平滑陡直的Si深槽刻蚀方法

Si深槽刻蚀技术在MEMS器件加工中具有重要的作用,现有的刻蚀方法在选择比和各向异性问题上各有优缺点.常用的Bosch工艺采取了钝化与刻蚀交替进行的措施,但具有侧壁粗糙的缺点.提出了不同于Bosch工艺的新刻蚀方法,采用刻蚀反应和淀积钝化反应同时进行并保持化学平衡的方法,取得了平滑陡直的刻蚀效果.在电感耦合等离子体刻蚀机ICP-98A上的实验结果表明,在直径100 nim的光刻胶掩蔽Si片上,刻蚀深度为39.2 pm,光刻胶剩余4.8 μm,侧壁表面满足平滑陡直的要求.     

感应耦合等离子休技术用于熔融石英表面凹凸光栅的刻蚀

感应耦合等离子体(ICP)刻蚀技术是一种新的干法刻蚀技术，具有刻蚀速率高和各向异性刻蚀等优点，并且能够独立控制等离子体密度和自偏置电压。然而，在利用这种技术进行刻蚀的过程中，经常会发生聚合物的沉积，从而阻碍了刻蚀过程的继续。我们报道了在熔融石英表面刻蚀光栅时不产生聚合物沉积的技术，给出了优化参数。所制作的熔融石英普通光栅和600线／mm的高密度光栅的表面很干净，没有聚合物沉积。光栅衍射效率的实际测量值和预期的理论值吻合得很好。最后还研究了ICP技术的刻蚀速度．刻蚀均匀性和过程可重复性等参数。     

基于SOI材料的阵列波导光栅的制作

采用ICP刻蚀的方法,在SOI材料上制作出了中心波长为 1. 5509μm、信道间隔为 200GHz的 5×5阵列波导光栅(AWG).测试中心波长与设计值相差 0. 28nm,测试波长间隔与设计值相差在 0. 02nm之内,相邻信道串扰接近10dB,信道插入损耗均匀性为 0. 7dB,测试结果表明该器件能够初步达到分波功能.     

InSb红外焦平面器件台面刻蚀工艺研究

传统的湿法腐蚀工艺由于各向同性的特点,象元钻蚀严重,导致器件占空比下降,限制了锑化铟大面阵红外焦平面的发展。基于电感耦合等离子体(ICP)刻蚀技术,以BCl3/Ar为刻蚀气体,研究了不同气体配比、工作压力、RF功率对刻蚀效果的影响,获得了适用于锑化铟焦平面制备工艺的干法刻蚀技术。     

Si材刻蚀速率的工艺研究

在采用混合集成方法制造红外热成像阵列器件中,Si的快速刻蚀去除是一个至关重要的问题,它的刻蚀去除质量直接影响红外热成像器件的性能.介绍了等离子体刻蚀的原理、实验过程和实验方法,通过大量工艺实验和测试详细研究和分析了不同刻蚀气体、射频功率和气体流量等工艺参数对Si刻蚀结果的影响,包括刻蚀速率、刻蚀轮廓垂直度和刻蚀表面粗糙度等.通过研究,获得了Si材刻蚀效果与各种工艺参数之间的变化关系,得到了快速刻蚀Si材的较好的工艺参数.     

单片集成光波导波分器的研究

简述了单片集成光波导波分器的原理和制备工艺。并用同一根光纤传输的两波长激光束（６３２．８ｕｍ，７８５．５ｕｍ）测试了该器件的波分特性。实验中成功地观察到同光纤传输的两个不同波长的激光信号在波分器的输出端分离。     

刻蚀衍射光栅解复用器的偏振色散分析

介绍了一种将矩量法应用于刻蚀衍射光栅解复用器设计分析的偏振敏感型方法．通过数值分析，证明提供的方法在分析器件色散响应方面比传统的标量方法更加接近实测结果．分析了器件的偏振独立损耗和偏振色散差随入射角和衍射级的变化关系，指出器件结构参数的确定应以满足偏振色散差的实际需要为主，而在考查通道均匀性方面则应该着重考虑结构参数对偏振独立损耗特性的影响．     

基于锗硅工艺的40-Gb/s分接器

采用0.35μmSiGeBiCMOS工艺设计了一个1∶2分接器,核心电路单元采用经过改进的电路结构实现。由于传统的发射极耦合逻辑结构(ECL)电路的工作速度不能达到要求,对此加以了改进,在发射极耦合逻辑结构中增加一级射极跟随器,形成发射极-发射极耦合逻辑(E2CL)结构,从而提高电路的工作速度。测试结果显示,所设计分接器的工作速度可以达到40Gb/s。整个电路采用单电源5V供电,功耗为510mW。     

SOI波导弯曲损耗影响因素的分析

采用有效折射率方法EIM(effective index method)和二维束传播算法（2D-BPM）对SOI (silicon-on-insulator）波导弯曲损耗的几种影响因素进行了分析. 通过模拟发现弯曲损耗随弯曲半径的增大、波导宽度的增加及内外脊高比的减小而减小. 同时，改进波导结构，例如在弯曲波导外侧刻槽可以减小SOI脊形波导的弯曲损耗.     

基于体全息技术的WDM器件

利用体全息技术制作波分复用器件是一种新方法。本文介绍了此种方法的基本原理和器件的基本性能，并报道了国外对该项技术的研究进展。     

由5个AWG组成的600个通道的光波分复用器

本文介绍了有 6 0 0个通道、通道间隔为 2 5 GHz的光波分复用器。该波分复用器是由 1个 8通道间隔为 1.875 THz的母阵列波导光栅 (AWG)和 4个 12 8× 12 8的通道间隔为 2 5 GHz的子阵列波导光栅级联而成的。这种设计因为其体积小而在超密集的波分复用器的发展中更富有竞争力     

用电子束曝光方法在优化设计的绝缘体上硅脊状波导上实现布拉格光栅的制作和评价

报道了一种用电子束曝光的方法在绝缘体上硅的脊状光波导上制做布拉格光栅的技术.考虑到实际的光子学集成的应用,讨论了这个带有布拉格光栅的脊状光波导的优化设计,给出了该布拉格光栅的测试和理论模拟结果.通过薄化绝缘体上硅的波导层的厚度和光栅的深腐蚀加工,获得了高达30cm-1的光栅耦合系数.     

Fabrication and Evaluation of Bragg Gratings on Optimally Designed Silicon-on-Insulator Rib Waveguides Using Electron-Beam Lithography

报道了一种用电子束曝光的方法在绝缘体上硅的脊状光波导上制做布拉格光栅的技术.考虑到实际的光子学集成的应用,讨论了这个带有布拉格光栅的脊状光波导的优化设计,给出了该布拉格光栅的测试和理论模拟结果.通过薄化绝缘体上硅的波导层的厚度和光栅的深腐蚀加工,获得了高达30cm-1的光栅耦合系数.     

一种紧缩型的SOI 3-dB多模干涉耦合器

采用线锥形结构,在silicon-on-insulator (SOI)材料上设计并实现了一种新的紧缩型3-dB多模干涉耦合器(MMI).与普通的矩形结构3-dB MMI耦合器相比,该器件长度减少了40%.耦合器输出均衡度为1.3dB,过剩损耗为2.5dB.