基于FPGA和ARM的图像处理系统

本文设计了一种基于FPGA和ARM的图像处理系统,实现图像的快速采集与处理。系统中ARM处理器作为系统控制器,并完成应用层的交互。FPGA完成COMS传感器的初始化、控制以及数据的处理,其中数据处理模块采用采图像分成两个子图的方式进行处理,并实现了中值滤波。     

基于Blackfin533的便携式QR code识别系统

一种基于 Blackfin533 DSP 的便携式 QR code 识别终端系统的设计方案。系统以 Black-fin533DSP 为核心处理单元,通过 COMS 图像传感器采集 QR code 条码图像信息,借助 DSP 的高速运算性能,对采集到的 QR code 图像信息进行图像预处理和 QR code 算法识别,然后通过 TFT LCD 实时显示识别结果,最后再运用 Zigbee 节点无线传输方式代替传统的有线和无线芯片传输技术,将识别后的条码图像数据准确可靠地向主机传输。     

一种新型高速智能视觉传感器的设计与实现

视觉传感器与DSP和FPGA相结合，构建了一种集图像采集和处理于一体的高速智能视觉传感器。FPGA的使用使图像处理硬件化，大大提高了图像采集处理速度；DSP的运用使传感器可以拥有自己的CPU，并可以进行一些复杂的运算，因而更加智能化，网络化。     

基于FPGA+DSP的智能车全景视觉系统

为实现智能车全景视觉系统的应用研究平台,设计了一种基于FPGA+双DSP的实时6通道数字图像采集与处理系统.该系统由两片FPGA与两个DSP组成.第一个FPGA进行多通道视觉图像采集的同步控制、逻辑处理,第二片FPGA辅助DSP进行海量图像数据的高速并行处理.两个ZBTSRAM芯片作为数据输入和输出的高速缓存,每通道的...     

基于FPGA与DSP的一体化激光三角位移传感器系统

从激光三角传感器的原理出发,设计了一种基于FPGA与DSP的一体化智能激光位移传感器系统,能够在保证位移测量精度的同时简化系统结构、减小系统体积;主要由FPGA控制CCD与激光器的驱动及实现与上位机的通讯,由DSP负责数据的处理从而得到优化的激光强度值及光斑定位信息;重点介绍了FPGA的设计及DSP的算法;最后对系统进行标定,并进行精度实验;实验结果表明,该一体化系统能够在100mm的工作范围内达到10μm的测量精度。     

一种新型指纹识别系统的设计与实现

针对目前对嵌入式指纹识别系统的广泛需求,提出了一种基于TMS320VC5501 DSP芯片和HV7131R COMS图像传感器的新型指纹识别系统。该系统采用独特的设计方法提高了存储器的可扩展性以及图像采集电路设计的灵活性,采用特别的图像处理算法显著提高了指纹图像识别的准确率和速度。实验结果表明,该识别系统图像采集速度快、识别精度高、适用性强,具有一定的参考价值。     

客运车辆运行状态图像监控系统设计

针对公路客运车辆运行中存在的事故多发问题,设计了一种能够实时警示和记录驾驶员违章驾驶行为的客运车辆运行状态图像监控系统。该系统采用SEED-VPM642高速视频图像处理DSP作为图像处理平台,利用CCD图像传感器进行前方道路图像的采集,MC9S12DG128单片机完成车辆行驶状态参数的采集处理及声光预警。实验结果表明,该系统工作可靠性高、价格成本低,具有广泛的应用前景。     

基于FPGA和双DSP的实时图像处理器设计

为满足高速实时图像处理的要求,提出一种基于FPGA互联的.以两片TMS320C6416为核心图像数据处理单元的并行系统结构.其中DSP负责图像处理,FPGA负责实现整个系统的数字逻辑及12C总线的配置,实现以FPGA作为主DSP协处理器的方式增加了该系统的灵活性及实时性.结果表明,在基于PCI总线的高速图像数据通道下,该系统可用来进行视频图像的高速采集工作,能够实现快速傅里叶变换、边缘检测等图像处理算法,满足实时图像处理的要求.     

基于多图像传感器的激光光斑采集与处理系统设计

为解决近海面激光通信大气扰动模型参数测量实验中,对可见光和短波红外激光光斑图像的同步采集与实时处理问题,提出了一种基于现场可编程门阵列(FPGA)与多核数字信号处理器(DPS)架构的系统设计方案.片上系统单元对2台相机进行同步触发,FPGA实现图像数据的接收、缓存与预处理,多核DSP按一定策略采用不同算法对可见光图像和短波红外图像分别进行处理,处理结果经PCI-e总线送至控制计算机中进行显示和存储.实验结果表明:系统能够实现2路分辨率为208 ×200,帧频500 Hz的可见光与短波红外图像的同步采集与实时处理.     

基于FPGA和DSP的高分辨率图像采集系统

介绍了一种高分辨率图像数据采集系统的实现方案.该方案采用了现场可编程门阵列(FPGA)数字信号处理器(DSP)的体系结构,利用FPGA实现图像数据检测、采集、缓冲、预处理,并协调系统各部分的工作,利用DSP对图像数据进行JPEG压缩,通过PC104总线将压缩后的数据上传至主机.该方案中,由FPGA控制的高速大容量同步动态随机存储器(SDRAM)作这图像数据的帧存,解决了高分辨率图像采集中容量和速度上的问题,SDRAM分时供FPGA和DSP访问的机制提高了数据存取的效率.JPEG压缩方法大大降低了数据传输所需的带宽并减少了存储所需的容量.该系统能够对高至2 048×1 536的多种分辨率的图像实现数据采集和压缩.