基于FPGA的通用雷达信号处理板卡设计

为降低经济成本,适应中小型渔船的需求,设计一种以FPGA为处理核心的通用雷达信号处理板。该信号处理板功能包括雷达信号的高速采集、实时运算、传输,并能处理来自GPS、电罗经、AIS、测深仪等外设信号。实现了雷达设备的小型化、模块化、通用化。实验结果表明,该信号处理板能快速接收雷达和外设信号并实时进行处理,符合未来船载雷达发展的趋势。     

基于FPGA的数据采集板设计与实现

数据采集板作为雷达信号处理系统中的接收前端,必须面对越来越高的要求,为后续信号处理提供可靠的保证。将数据采集板独立设计提高了通用性,降低了系统的研制时间,因此成为雷达信号处理系统设计的发展趋势。采用ADC和FPGA设计了基于CPCI总线的数据采集板,实现了8路信号同时中频采样及处理,并已应用于雷达系统中。     

基于TMS6678和XC6VLX240的通用雷达信号处理板设计

研究一种基于DSP(TMS6678)和FPGA(XC6VLX240)的通用雷达信号处理板的设计。利用FPGA(XC6VLX240)支持并行处理和IP核的特点,可快速实现多通道雷达信号的下变频(DDC)和数字脉冲压缩(DPC)等前期算法处理;利用8核DSP(TMS6678)支持浮点处理和多种高速接口类型的优势,可快速实现多目标检测(MTD)等后期算法处理及高速数据传输。最终利用SRIO交换机(TSI578)实现通用雷达信号处理板之间的高速数据通讯。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

空时二维雷达信号处理机的系统设计

针对雷达信号处理算法复杂、数据量大、数据传输速度高的特点,本文介绍一种基于ADSP-TS101通用信号处理板的设计,并以此处理板构成了空时二维雷达信号处理信号机.此处理板具有可重构性和可扩展性,简单的扩展或适当增加此模块的数目即可满足不同的雷达信号处理要求.     

基于TS-101信号处理板的板间FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用,在雷达信号处理过程中,板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

基于TS-101信号处理板的板让FPDP总线通信方式的设计与实现

基于TS-101的通用信号处理板在雷达信号处理系统中有着广泛的应用，在雷达信号处理过程中，板间通信是数据传输中的重点和难点。本文介绍FPDP总线的通信协议和基于TS-101处理器的通用信号处理板的板间FPDP总线通信方式的设计与实现。该设计已经成功地使用在信号处理机中。最后还讨论了通用信号处理板的板间通信中应该注意的问题。     

雷达数字信号处理通用模块的研究

阐述了雷达数字信号处理通用模块的组成和基本原理,融入“三化”和系统级集成电路的设计思想,充分运用FPGA的系统设计和功能验证,给出了具体的工程实现实例。     

风廓线雷达信号处理机设计与实现

建立一种雷达信号处理机双DSP＋FPGA系统架构，对风廓线雷达信号处理机的功能和软硬件设计作了详细讨论。通过对系统的研制实践表明：基于一体化设计思想，采用模块化的硬件系统设计和功能化的应用软件设计是快速开发现代信息处理设备的有效方法。     

一种雷达视频信号模拟器的设计与实现

分析了雷达视频信号模拟器的体系结构、功能,重点介绍了一种雷达视频信号模拟器的设计与实现。该模拟器采用工业控制计算机插装高性能的信号处理板和实时信号输出板的结构,应用外围设备连接（PCI）总线和现场可编程门阵列（FPGA）等技术,具有极大的灵活性和通用性。     

基于SPU的雷达信号处理技术

研究了基于信号处理单元（SPU）平台的雷达信号处理技术,结合某雷达系统需求,采用高性能双数字信号处理器（DSP）和现场可编程门阵列（FPGA）的SPU硬件处理平台实现雷达信号处理,使用串行设计技术提高雷达信号处理的实时性、通用性、可靠性,同时减少信号处理的硬件设备量。实验结果验证了基于单块SPU雷达信号处理的可行性。     

基于多DSP的高速通用并行处理系统研究与设计

介绍了一种基于多DSP的并行处理系统设计与实现,以及其在分布式雷达组网航迹融合中的实际应用。重点介绍了该系统由1块系统主板和4块TS201处理板卡组成的原理和结构,即系统内主板与处理板卡的板级并行设计、单块板卡多DSP并行结构的设计、板级间,单块板卡内传输通道的设计。通过具体应用说明,该多DSP并行处理系统充分体现了航迹融合的实时、高速特性,作为硬件处理平台具备高速、通用的特点。     

高性能通用信号处理器

高度集成了8片ADSP-TS201的高性能信号通用处理器,主要用于完成标准CPCI总线平台下雷达信号处理任务,具备高速数据传输,海量数据处理,和主机交互等性能,其超强的实时性、处理能力和兼容性能很好的满足现在各种新体制雷达信号处理系统的要求。     

跟踪雷达的高速实时信号处理系统研究

介绍了基于多片ADSP-TS101的高速实时跟踪雷达信号处理系统。为了实现对雷达信号的高速实时处理,系统采用并行化和模块化设计,将硬件平台与软件编程相结合,对跟踪雷达回波信号采用脉冲压缩,动目标检测以及恒虚警处理算法,获取了目标距离和角度信息。对该系统进行测试,结果表明系统的实现具有很高的可行性和效率。     

实时信号处理系统CPCI接口设计

新一代雷达的信号处理有实时性、通用性强的特点，该文给出了一种基于CPCI标准总线的实时信号处理系统，重点阐述了DSP和CPCI主机通信的接口设计。主机通过CPCI总线可以对DSP进行程序加载和运算结果的监测，充分利用了计算机资源。文中设计主要利用CPLD和桥接芯片PCI9656来实现，详细说明了PCI9656主从工作模式以及CPLD对PCI信号和局部信号的转换，最后给出了电路框图和时序仿真图。     

Implementation of complex digital PLL for phase detection in software defined radar

Software defined radar (SDR) has been the latest trend in developing enhanced radar signal processing techniques for state-of-the-art radar systems. SDR provides tremendous flexibility in reconfigurable design and rapid prototyping capabilities on FPGA platform. To cater real-time processing for high-speed radar, COordinate Rotation Digital Computer (CORDIC) unit has been utilized as a core processing element in a complex digital phase locked loop (DPLL) for digital demodulation of received signal. Since the real-time systems are required to handle extremely high sampling rates, the pipelined architecture of CORDIC processing element has been chosen for its inherent high system throughput. The architecture is optimized in terms of bit-length for better convergence and loop performance of the first order complex DPLL during demodulation. TheBOXCARfilter has been used as a low pass filter in the output stage of the detector for better information recovery from narrow samples with little energy signal without incurring hardware overhead. Extensive MATLAB simulations have been added to show the effectiveness of the design for the application of radar phase detection.     

新一代通用机载雷达信号处理机的实现

为提升机载雷达信号处理机多通道、并行、大运算量的实时处理能力,基于DSP＋FPGA结构采用模块化设计构建的新一代雷达信号处理机,符合“通用化、系列化、标准化”的要求,并且根据软件雷达的思想,通过改变算法和软件．使其适应不同的工作环境和任务需要。高性能DSPTS201和大容量FPGA为核心实现的新型通用机栽雷达信号处理机的通用平台。主要实现数字脉压、FFT,CFAR,SAR／ISAR等算法。     

MIMO雷达信号处理半实物仿真系统的设计与实现

多输入多输出(MIMO)雷达是一种新体制雷达,信号处理是其核心技术之一。为了实现MIMO雷达从理论研究到工程实现的跨越,针对MIMO雷达技术研究缺乏平台支撑的问题,研发了MIMO雷达信号处理半实物仿真系统。文中提出了系统总体设计方案,介绍了系统的功能和组成,给出了关键技术的实现路线,包括硬件和软件的设计方法,阐述了系统的工作模式。该系统可以很好地验证MIMO 雷达信号处理方法和相关算法的正确性。