基于LT喷泉码的WSNs抗WLAN干扰的实验研究

针对无线传感器网络(WSNs)通信能力有限,易受到与其共享信道的无线局域网(WiFi)干扰的问题,提出一种采用纠删码——LT喷泉码编码来保证可靠传输的方法。该方法可以充分利用喷泉码的无码率特性,即发送端源源不断地发送经过LT码编码的编码包,接收端只要接收到足够数量的编码包,就能够成功恢复原始数据包。在CC2430为核心的平台上设计并实现了基于LT喷泉码的可靠传输协议,并在WLAN干扰情况下对其进行了性能测试。实验结果表明:基于LT喷泉码的可靠传输协议对WLAN的抗干扰效果显著。     

基于IP软核和FPGA的片上系统设计实例

围绕基于IP核和FPGA设计SoC片上系统这一主题,定义处理MORSE码的SoC的功能和MORSE码传输协议;根据定义的MORSE码传输协议,重点分析并设计MORSE码串行异步通信模块;对Core8051-IP核进行扩展、裁剪和修改,完成基于IP核的MORSE码处理的SoC设计。     

一种面向H．264视频编码器的SoC验证平台

构建了面向H．264视频编码器的SoC验证平台,采用FPGA原型系统完成H．264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H．264硬件编码模块;根据H．264编码器的数据流要求,设计了运行输入／宏块顺序输出的多端口SDRAM控制器;移植了μC／OS—Ⅱ实时操作系统和／μC／TCP—IP协议栈,用于输出编码后比特流。     

基于DM8168的小型机载视频记录仪设计

针对飞行器搭载相机视频存储和传输的需求,设计了一种基于异构多核处理器DM8168的小型机载视频记录仪。首先,基于DM8168和FPGA处理器设计小型化低功耗的硬件系统;接着,基于McFW软件架构设计视频采集编码的数据流,充分发挥DM8168多核体系结构的优势,实现两路1080P60视频的采集,并且对每路视频分别进行主次码流的H.264编码;最后,采用GPMC总线,将视频码流传输到FPGA处理器,以实现本地视频存储和远程视频传输。本记录仪体积小功耗低、记录时间长、视频传输时延小,能够很好地满足飞行器多路视频记录的需求。     

基于一维Markov映射的LT编解码研究

为解决数字喷泉码编码分组中度和邻接关系间的传输与恢复问题,提出一种基于一维Markov映射(ODMM)的LT编解码算法。根据ODMM的相空间分布特性,通过映射方程产生均匀分布的伪随机序列,实现对编码分组的度和邻接数据的选取,用混沌方程初值作为公钥,实现喷泉码的度与邻接关系的低开销传输与恢复。仿真结果表明,该算法结构简单,能降低传输消耗,提高译码成功率。     

基于遗传算法的片上系统IP核映射方法

片上系统SoC是指在单个芯片上集成了专用处理器、通用处理器、DSP、共享内存块、专用内存块、I/O部件等多个IP核的复杂的系统。规则拓扑的Mesh网格具有布线工整等优点,利用Mesh网格可以很方便地实现复杂的片上系统SoC。知识产权核(Intellectual Property Cores,IP核)到Mesh格件的映射问题是SOC设计的关键问题之一,其本质上是一种二次分配问题的NP难问题,目前没有多项式时间的求优方法。而遗传算法能够有效地求解问题的近似最优解。提出一种基于遗传的映射算法能够在几分钟内求得最小通信能耗的映射。     

第二代数字广播电视系统前向纠错编码硬件实现研究

分析了DVB-S2中BCH码LDPC码的特点,给出了一种面向FPGA的BCH和LDPC码级联码编码器的实现方案,并采用Verilog HDL语言在Virtex 4 xc4vlx60芯片上实现了编码器的设计。设计中BCH码主要由移位寄存器构成,LDPC码则采用多个B10ckRAM存储校验位,实现了与同一信息位关联的所有校验位的并行处理,提高了编码速度。综合结果表明:该编码器的吞吐量约为64.30 Mb/s,在占用资源较少的情况下满足了DVB-S2标准的要求。     

基于改进型Q矩阵LDPC编码的硬件实现

在DVB-S2中使用LDPC码,设计了一种准规则Q矩阵LDPC码编码器。其编码复杂度与信息位的长度成正比,有效降低了编码复杂度和设计难度。根据具体实现要求,在QuartusII平台上用FPGA实现了可变码率及码长的编码器。结果证明其硬件资源占用很少,实现比较简单。     

基于IP核的PSTN短消息终端SoC软硬件协同设计

介绍在基于微控制器IP核的PSTN短消息终端SoC设计当中,如何合理划分硬件和软件的功能;从对微控制器IP核的配置与扩展、片上外设在SFR总线上的映射、存储空间的划分与映射等三个方面,详细讲述SoC的软硬件协同设计。     

基于改进喷泉码的高可用性数据冗余方案

分析线性喷泉码、改进的LT码和Raptor码,研究预编码技术,阐述基于RS码的改进型Raptor码技术。该技术能克服LT码解码代价不固定的缺点,具有解码率高、抗删除能力强等优点,适合处理数据网络传输的安全问题和数据的高可用性问题。仿真结果表明,改进型Raptor码较LT码在相同编码冗余度下提高了可译码概率,在一定可译码概率下降低了编码冗余度要求。     

基于异构多核处理器的H.264并行编码算法

H.264视频编码标准计算复杂度较高,难以完成高清视频的实时编码。为此,提出异构多核DM6467平台的H.264并行编码算法。综合DM6467内部各个硬件加速引擎的依赖关系和存储器特点,设计宏块级并行编码算法,通过分析多slice模式流水线的特点,以及数字信号处理器和ARM双核任务分配,提出合并流水线、核间负载均衡的优化方案。实验结果表明,优化后的编码器效率提高18%,能实现在DM6467平台上1080P的实时编码。     

面向测试优化的片上网络映射算法

针对复杂片上系统(SoC)芯片的片上网络(NoC）映射方案未考虑测试需求的问题,提出了一种面向测试优化的NoC映射算法,兼顾了可测性的提升和映射开销的最小化。该映射方案首先依据特定的测试结构,使用划分算法进行片上系统所有IP核的测试分组,其优化目标为测试时间最短;之后,再基于分组内IP核之间的通信量,应用遗传算法实现NoC映射,其优化目标是在测试优化的基础上实现映射开销最小。通过多个ITC'02测试基准电路进行的实验结果表明:应用该方案后,测试时间平均减少12.67%;与随机任务映射相比,映射代价平均减少24.5%。     

高速RS(31,15)编码器的IP核设计

在现代移动通信系统中,RS码得到广泛应用,它除了有很强的纠正随机错误能力外,还非常适合于纠正突发错误.本文设计的是应用于具有瑞利衰落信道的移动通信系统中的RS(31,15)编码器. RS编码器IP核设计的难点是提高编码电路的编码运算速度.本文采用基于多项式乘法理论的GF(25)上5位标准基乘法器,并对其进行优化,提高了编码电路中乘法器模块的运算速度,从而解决了运算速度慢的问题,同时使用VerilogHDL语言和QuartusⅡ软件,设计了RS(31,15)编码器,通过仿真及硬件测试验证了设计的正确性.     

一种基于二次扩展的准循环类RA码编码器的设计

利用RA码易于实现线性复杂度编码的特点,提出了一种新的类RA码的编码器设计方法。该编码器设计方案基于一种特殊的二次扩展的方法,构造的校验矩阵H具有准循环结构,节省校验矩阵存储空间,对码长和码率参数的设计具有高度的灵活性。该编码器的编码算法利用迭代计算求校验位的值,编码器算法复杂度与码长成线性关系,易于编码。计算机仿真结果表明,在加性高斯白噪声信道条件下,该编码方案能取得与Mackay随机码相当甚至更好的性能。     

基于麻雀搜索算法的异构多核处理器任务调度

为满足应用程序的多样性需求,提高异构多核环境下的任务调度效率,基于麻雀搜索算法(Sparrow Search Algorithm, SSA),提出一种新的异构多核处理器任务调度算法。该问题是以执行任务完成的时间最短为目标,并使用SSA对其优化。根据任务优先权规则,设计任务分配编码方案,将麻雀搜索空间映射到离散空间,使麻雀搜索算法更能适用于离散的异构多核任务调度问题研究上。实验表明,SSA寻优能力强、收敛速度快、性能好。与目前应用广泛的GA和IPSO相比较,其执行时间分别缩短21.48%和17.52%。在异构多核处理器任务调度领域中具有良好的研究意义,应用前景十分广泛。     

异构部分重复码的构造

针对分布式存储系统部分重复(Fractional Repetition,FR)码大都是同构的问题,提出了基于Hadamard矩阵和基于[7,3,4]简单图形构造异构的FR码的两种新型构造设计算法,构造方法更加简洁.其中基于Hadamard矩阵构造存储容量异构的FR码可实现由同构经过简单变换为异构的编码方式;基于[7,3,4]简单图形构造可扩展异构FR码可实现扩展延伸.经过与RS码理论分析对比发现,设计的两种异构FR码的修复局部性、修复带宽开销进一步降低,且可以实现故障节点精确无编码修复,修复复杂度较低,修复效率较高,减少了修复故障节点的时间.     

一种基于喷泉码的异构网络发包算法

针对ISM无线频段(如2.4GHz)异常拥堵,利用传统发送发方式造成丢包率大,吞吐量小的问题,论文提出了一种基于喷泉编码的异构网络中的发包算法.首先在异构网络(WiFi to ZigBee)的发送端采取对丢包不敏感的喷泉编码方式,通过在WiFi端模拟ZigBee的信号调制,将发送端按照LT码的编码规则输出长度为L的符号...     

基于极限条件的VFLLT码系统设计与性能研究

针对LT(Luby Transform)码的编码效率不高、时延长且译码概率低等弊端,将数学极限分析方法引入到LT码的度数分布中,提出了一种不定帧长LT码VFLLT(variable frame length LT)编译码系统方案,其核心思想是将原始数据进行适当的帧长设计,通过不定帧长的方法对原始数据进行拆分编译码。在理论推导过程中,详细分析了该不定帧长LT码设计方法的编译码复杂度和平均度数。理论分析和仿真结果表明:与传统LT码相比,不定帧长LT码能够有效地提高编码效率和译码概率,降低其编译码运算量和度数分布值,增强了LT码在实际系统应用时的可行性。     

一种基于短LT码的级联编译码算法

针对实时无线通信对短纠删码的需求,提出一种短码长LT码与传统纠错码的级联方案。在综合考虑算法复杂度与纠错性能的情况下,选取RS码和卷积码的级联(RS-CC码)以构造等效删除信道,并采用实时性高的短LT码实现纠删功能。文中设计了一种适合短LT码的译码算法,同时给出了编码度分布的选取方法。仿真结果表明,与已有短喷泉码相比,文中短LT码成功译码时所需编码冗余更少,应用到级联方案后的数据传输可靠性明显提高。     

准循环低密度校验码的快速编码

探讨了准循环低密度奇偶校验码的快速编码问题.基于循环矩阵的一种特性,提出了一种基于并行SRAA结构的编码算法.能够提高编码器的吞吐量.这种编码方法的主要优点是复杂度较低,且编码延时小.在FPGA上实现了码长为8 176而码率为0.875的有限几何LDPC码的编码器,吞吐量达到800 Mb/s.