积分梳状滤波器(CIC)的分析与设计

积分疏状滤波器(CIC)是数据通讯中的常用模块,一般用于数字下变频(DDC)和数字上变频(DUC)系统。文章在分析CIC滤波器特性的基础上,通过后面级联ISOP补偿滤波器的方法,改善了CIC滤波器的性能。最后对CIC滤波器进行了设计仿真,并将补偿前和补偿后的CIC滤波器性能进行了对比分析,同时将补偿后的CIC滤波器与传统滤波器消耗的资源情况进行了对比。     

Lagrange半带滤波器在数字抽取滤波器中的应用

高阶CIC滤波器的补偿滤波器通带内波纹较大,且幅值增长很快,会引起补偿后的CIC滤波器通带不平坦和阻带放大,影响了它的性能的提高.实际中往往只采用低阶的CIC滤波器,并且放在整个数字抽取滤波器的前端.反之,Lagrange半带滤波器的通带较平坦,而且在混叠带内衰减很大.由于通带较平坦,因此可以不用对其进行补偿,从而高阶的Lagrange半带滤波器可以被使用,这样它在混叠带内的衰减比补偿后的CIC滤波器要大的多.Lagrange半带滤波器的抽头都是以2为底的分数,硬件实现较简单.实验说明使用4阶的CIC加8阶Lagrange半带加FIR滤波器的方式,滤波后的噪声功率比传统的4阶的CIC加FIR滤波器的方式要小,并且其功耗也较小.     

高性能CIC抽取滤波器研究与设计

针对采样率变换系统中CIC抽取滤波器存在通带失真较大和阻带衰减较小的问题,提出一种高性能CIC抽取滤波器的设计方法,该方法采用补偿滤波器技术和非递归并行结构.仿真结果表明,通带失真与阻带衰减特性明显优于传统的CIC,CIC-Cosine,ISOP-CIC等滤波器.因此,适用于对幅频特性要求较高的采样率变换系统.     

以ⅡR滤波器作补偿的CIC滤波器设计

为解决积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器幅频特性的基础上,给出一种用二阶ⅡR滤波器作为补偿滤波器级联CIC滤波器的改进方法。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器(SCIC)相比,通带和阻带的性能得到较大改善,实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的多采样率转换系统。     

改进型CIC抽取滤波器设计与FPGA实现

为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型CIC滤波器.该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减.硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则.经仿真和FPGA验证,改进型CIC滤波嚣使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.000 1 dB.     

一种数字下变频抽取滤波器的设计

对一个针对数字下变频应用的抽取滤波器从设计指标到版图实现的设计过程进行了详细介绍.该抽取滤波器实现了20倍的降采样,由CIC滤波器、CIC补偿滤波器和半带滤波器三级依次串联而成.通过利用抽取滤波器的等价变换和多项分解性质,各滤波器级的硬件电路开销和运行功耗都得到了降低.     

类梳状补偿滤波器设计与仿真

积分梳状（CIC：cascaded integrator comb）滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频谱特性分析,提出了一种类梳状补偿滤波器（SCC_CIC：similar to comb compensation CIC）的设计方案,根据实际需要调整参数和来满足设计要求.同时,利用多相分解技术重构滤波器结构,提升了整个系统的运行效率,且实现复杂度较低.通过MATLAB仿真实验及分析,相比N=2的同级联数的传统CIC滤波器、ISOP_CIC （interpolated second-order polynomials CIC）和SCIC （sharpening to cascaded integrator-comb）滤波器,SCC_CIC滤波器在f_s处的阻带衰减分别增加近了80dB、60dB和70dB,在f_c处分别补偿通带失真97.3%、90.1%和-2%,整个滤波器的运算量减小到1/D,滤波器的精确度基本保持一致,使得SCC_CIC能够较好地应用在抗混叠滤波系统中.     

一种可编程的14位CIC内插滤波器

CIC滤波器作为一种高效的多采样器件,具有低通滤波的作用。它仅利用加法器、减法器和寄存器(无需乘法器),实现简单、成本低且速度高,因此被广泛应用。文章介绍了一种2～63倍内插率可编程的14位CIC内插滤波器的结构和特性,讨论了在设计中应注意的溢出保护、CIC通带补偿等问题。     

一种高精度∑-ΔA/D转换器的数字滤波器设计

设计了一种用于高精度音频∑-ΔA/D转换器的数字滤波器.该滤波器由级联梳状滤波器(CIC)、补偿滤波器和半带滤波器组成.设计中采用了乘法器分时复用技术以减少电路面积.设计的滤波器可实现128/64两种抽取率,其性能可满足该∑-ΔA/D转换器的要求.     

一种类正余弦CIC滤波器

传统CIC滤波器由于其实现不需要乘法器和存储器,因此已在各种变采样率系统中得到了广泛的应用。但是传统CIC滤波器的通带失真较大,阻带衰减较小,而且其积分器工作在高采样率端,这很大程度限制了它在对性能要求较高的变采样率系统中的应用。而后来提出的各种CIC滤波器,如锐化CIC滤波器、ISOP-CIC滤波器和CIC-Cosine滤波器等,或者只改善通带特性,或者只改善阻带特性,或者积分器运行在高采样率端。本文在分析对比了传统的CIC滤波器、锐化CIC滤波器、ISOP-CIC滤波器和CIC-Cosine滤波器的频率特性的基础上,引入一种类余弦预滤波器和一种类正弦预滤波器,再加上多级级联的传统CIC滤波器,构成一种多级结构的类正余弦CIC滤波器。所引入的类正弦预滤波器和类余弦预滤波器分别用于减小CIC滤波器的通带失真和增大其阻带衰减。仿真结果表明,所提出的类正余弦CIC滤波器比传统的CIC滤波器、ISOP-CIC滤波器、CIC-Cosine滤波器都具有更小的通带失真和更大的阻带衰减。同时所引入的两级预滤波器工作在低采样率端,并且通过使用多相分解技术同样可使多级级联的CIC滤波器工作于低采样率端。      

基于MATLAB的数字下变频器的设计与仿真应用

文中应用软件无线电思想对数字下变频器中的几个关键技术进行了研究,对下变频各个模块所涉及到的CIC、HB、FIR等关键算法进行了讨论、提炼与总结,应用matlab软件设计了下变频器中的CIC、HB、FIR滤波器等核心模块,并将各模块融为一体从软件实现的角度完成了对系统的搭建和功能仿真。仿真结果表明,系统实现了对中频信号的下变频处理且无失真现象,大大减少了软件无线电系统数字信号处理的运算量和数据的存储量,极大地提高了系统的实时性。     

一种可变带宽FRM滤波新结构

设计窄过渡带FIR滤波器的一种非常有效的方法是采用频率响应屏蔽技术(FRM).但是如果过渡带要求过窄,经典FRM滤波器各子滤波器的阶数会变得很高.据此,本文提出一种可变带宽镜像半带滤波FRM滤波新结构,通过增加两个镜像半带滤波器,将原型滤波器及其互补滤波器的镜像分别分成奇偶两部分,使得原型滤波器和屏蔽滤波器的设计更加灵活,并降低了滤波器的计算复杂度,达到了设计高效窄过渡带滤波器的目的.理论分析和实例均验证了该结构的有效性.     

中频采样全数字接收机的设计与实现

根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。     

一种中频数字接收机中的数字滤波器设计

介绍积分梳状滤波器（Cascaded Integrator-Comb，CIC）和半带滤波器（Half-Balld，HB）在一种基于软件无线电技术的中频数字接收机中的设计与应用，包括数学原理、性能分析及设置等。通过分析和仿真证明，5级CIC和5级HB级联可以达到比较理想的效果。     

DDC中的抽取滤波器设计及FPGA实现

本文介绍了在数字下变频（DDC）中的抽取滤波器系统设计方法和具体实现方案。采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率。通过实际验证，证明了设计的可行性。     

小抽取倍数的FIR高效实现

对采样信号进行抽取是软件无线电中的一个重要环节,小抽取率时通常使用有限冲击响应(FIR)滤波器.当FIR滤波器的阶数较高时,将会对信号处理的速度产生较大的影响.针对级联-积分-梳状(CIC)滤波器系数少且全为"1"的特点,提出了在小抽取率时采用单级CIC滤波器和FIR滤波器级联的方式来减少FIR滤波器的阶数,从理论上给出了FIR滤波器减少的阶数和CIC滤波器的阶数之间的关系.在此基础上,借助多相滤波结构还可进一步降低FIR滤波器阶数.计算机模拟验证了方法的有效性.     

一种宽带接收机幅相不平衡的校正方法

由模拟器件构成的宽带正交解调接收机会由于正交通道的幅相不一致性造成整个系统的失真，进而影响整个接收系统的性能。本文仔细分析了幅相误差对接收机性能的影响，提出了基于FIR滤波的一种数字域校正的方法。通过计算机彷真，证实了该方法的可行性。     

A Design Method of Hybrid Analog/Asymmetrical‐FIR Pulse‐Shaping Filters with an Eye‐Opening Control Option against Receiver Timing Jitter

This paper presents a method of designing hybrid analog/asymmetrical square‐root (SR) FIR filters. In addition to the conventional frequency domain constraints, the proposed method considers time‐domain constraints as well, including the inter‐symbol interference (ISI) and the opening of the eye pattern at the receiver output. This paper also reviews a systematic way to find the discrete‐time equivalence of analog parts in a band‐limited digital communication system. Thus, a phase equalizer can be easily realized to compensate for the nonlinear phase responses of the analog components. With the hybrid analog/SR FIR filter co‐design, examples show that using the proposed method can result in a more robust ISI performance in the presence of the receiver clock jitter.     

Interpolated narrowband lowpass FIR filters

The article describes a class of digital filters, called interpolated finite impulse response (IFIR) filters that can implement narrowband lowpass FIR filter designs with a significantly reduced computational workload relative to traditional FIR filters. Topics discussed include: optimum expansion factor choice, number of FIR filter taps estimation, IFIR filter performance modeling, passband ripple considerations, implementation, and filter design.     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.