参数化IP软核在视频格式变换系统中的应用

介绍了一种利用参数化IP软核设计视频格式变换系统的新方法.这些IP核具有较高的性能和灵活性,更新方便、开发成本低、可重用性强.验证表明,这些IP软核在视频变换系统中的应用完全能达到设计要求.     

一种基于HLS的目标跟踪IP核设计方法

视频目标跟踪一直是计算机视觉领域非常重要的一个研究分支,多种目标跟踪算法都有着非常亮眼的跟踪效果。但为了适应更多应用场景,目标跟踪算法的结构不断复杂化,计算量的增加使跟踪精度高的算法难以保证实时性的要求。针对这一问题,提出了一种基于HLS的目标跟踪IP核设计方法,选用目标跟踪领域经典算法——核相关滤波算法（KCF）,通过分析算法原理中的可并行性,从循环和数组两个方面实现算法由串到并的转换,利用高级综合工具（HLS）将优化后算法打包为IP核,充分结合软硬件设计优势,在保证跟踪精度的基础上提高算法运算效率。经验证,目标跟踪IP核的处理速率可达66.7帧/s,满足视频实时跟踪的要求。     

基于VerilogHDL的IP核参数化设计

指出了IP核参数化设计的重要性,分析了IP核的参数类型及相互关系.在分析基于VerilogHDL的IP核参数化设计方法及所面临困难的基础上,提出了一种附加的编译预处理方法并设计了相应的工具软件ECP.IP核由VerilogHDL和ECP扩展的语句混合编程,经ECP处理后生成VerilogHDL源文件.应用该方法后,提高了Ver-ilogHDL在描述功能、性能、结构及优化策略等参数化的复杂模型时所需要的灵活性,增强了VerilogHDL的建模能力.作为一个IP核参数化设计的实例,介绍了C*Core系统中断控制IP的参数化设计过程,给出了FPGA验证的结果.     

基于SOPC技术的视频叠加器设计

针对目前市面上的视频叠加系统大多采用专用字符叠加芯片设计而成,整个系统适应性差,显示的十字线或字符精度和灵活性不够,不能根据实时需要在图像任意方位叠加各种精度的信息,文中介绍了基于ALTERASOPC技术的视频叠加器设计,详细地分析片上系统各个组成部分工作原理及设计思路,作为一个新型的视频叠加器,它具有灵活性强、体积小、功耗低等特点。     

视频处理DSP并行接口的IP核设计

并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。     

基于开源IP核的视频解码SoC平台研究

文章设计了一款基于开源IP核的SoC视频解码平台,该平台中使用的IP均经过了CQIP系统的严格评测,并在Xilinx公司的FPGA上进行了验证,实验结果证明该系统具有良好的实时性和较低的功耗,非常适合于便携式设备。     

基于TSK3000A视频采集系统IP核设计

采用了32位微控制器TSK3000A、通用Wishbone总线规范IP核和BT656视频标准等。在FPGA软核设计时,采用了基于Openbus总线的系统设计方式,利用NB2开发验证平台,在Xilinx公司的Spartan-3系列FPGA芯片上下载实现,并接入平台进行验证。该设计的系统可以将输入的模拟视频信号处理之后显示在TFT真彩LCD屏上,图像清晰,系统稳定,可移植性好。     

基于MB90092的ROV系统视频叠加器设计

本文介绍了基于MB90092型专用视频叠加芯片在ROV(有缆无人遥控潜水器)系统视频叠加器的硬件与软件设计,通过以STM32为核心的单片机系统和ROV控制计算机实现了将ROV相关信息动态实时叠加到ROV水下视频信号的功能,从而方便了ROV驾驶人员通过视频监控了解ROV作业状态。通过记录ROV系统水下作业视频,回放时便于了解ROV作业时的相关状态信息。应用结果表明,该字符叠加器运行可靠,可操作性和可维护性都比较强,可在海底可视化勘查方面广泛应用。     

8位高速微控制器IP软核的设计与实现

本文介绍了一种8位高速微控制器IP软核的设计,该IP采用哈佛总线和二级流水线,指令集与PIC16F676兼容。本文按照自顶而下的设计流程,首先定义了该MCUIP核的顶层功能和体系结构,然后对各单元模块进行了详细的设计,讲述了IP软核的设计方法及其仿真验证,并对该微控制器的读/写时序进行了分析。     

基于FPGA和Matlab的IP核设计方法

为了简化IP核的设计过程,本文介绍了一种基于FPGA的中值滤波算法的IP核实现方法.针对FPGA 的特点对实现方法进行了研究,从而简化了复杂算法的IP核设计问题.实验结果表明,该IP核设计方法具有设计周期短,可靠性高等特点.     

一种基于DSP的IP电话设计

本文针对目前IP电话和网络发展的情况,提出以DSP技术为核心的软硬件联合IP电话方案,并介绍了语音编码的基本原理,根据IP电话的特点,确定以G．728编码标准作为IP电话的编码算法。     

8位RISC微控制器IP软核的设计

文章以HGD08R01为例介绍了8位RISC微控制器IP软核的设计,讲述了采用Verilog HDL高层描述自上而下进行IP软核设计的方法及其仿真验证,并对HGD08R01的体系结构及其读／写时序进行了分析。     

以太网MAC层IP软核设计方法研究

主要论述了在SOC产品开发中如何设计以太网MAC层IP软核.针对目前以太网MAC层IP软核设计的实际情况,分析了三种常用的IP软核设计方法的优缺点,提出了一种改进的U型IP软核设计方法.并运用此方法先对以太网MAC层IP软核进行层次化的自顶而下设计,再对其进行自底而上地实现与集成,最后得到该IP软核整体.经过对该软核的测试与结果分析,验证了其能够实现以太网MAC层协议功能,达到了设计目标.该研究将对今后的以太网MAC层IP软核及相关产品开发具有重要的参考价值.     

一种功能完善的电视画中画电路

较详细地介绍了飞利浦公司开发的画中画控制芯片－ＳＡＢ９０７７Ｈ，并结合芯片的特点设计了功能较完善的画中画电路，可用于各种电视接收机之中。     

一种小规模LCD驱动电路IP核的设计

介绍一种全新LCD驱动电路IP核的总体设计。该IP核具有优异的移植性,能使LCD驱动电路的规模可调,而且通过微调就能驱动多数小规模LCD。采用自顶向下的设计方法将其按功能划分为几个主要模块,并分别介绍各个模块的功能。用VHDL语言对LCD驱动电路IP核进行描述,并用FPGA进行系统实现,最后通过仿真验证。     

一种基于视频转码的IP电视应用

本文介绍了一种将卫星数字电视通过网络进行直播的IP电视应用方案,通过采用像素域级联的视频转码结 构以及运动重估计技术,确保了视频转码的质量,并大大提高了视频转码的效率。     

一种基于嵌入式ADC应用的运算放大器IP核

介绍了一种适用于嵌入式模拟／数字转换器（ADC）应用的全差分低功耗性能可调运算放大器IP核。该运放芯核采用TSMC 0．25μm标准数字CMOS工艺设计。基于BSIM3V3 Spice模型，采用Hspice在2．5V单电源电压下，分别对整个电路在几组不同的偏置条件下进行仿真，其中一组偏置在低频增益为74dB，相位裕度为60°，单位增益带宽为107MHz，摆率为210V／μs时，整个电路的静态功耗仅为1．75mW。     

可重用IP核设计技术研究

介绍了SoC设计方法和IP复用技术现状,探讨了可重用软IP和硬IP的设计方法、软IP设计应遵循的基本原则以及硬IP设计中的接口设计、时钟设计、测试结构设计和布局布线设计等若干个关键技术问题。基于硬IP设计思想,设计一锁相频率合成器IP模块。该模块由5个电路模块构成,集成了频率合成及自动调谐所需的主要部件．该模块在CSMC-HU的0．6μm CMOS工艺线上流片。     

基于用户的IP核评测方法

在SoC设计中,IP的使用可以缩短设计周期、降低设计风险,已经成为SoC设计不可缺少的部分.IP共性技术,包括IP保护、IP评测是IP核使用中面临的重要问题.针对以上两个问题提出了综合的解决方案,提出了在IP打包过程中对IP进行评测的方法,搭建了兼容主流EDA工具的IP打包评测平台,并在此平台上完成了一款8051核的打包评测.     

一种基于PCI IP核的码流接收卡的设计

本文介绍了一种基于Altera公司的PCI接口IP核的DVB码流接收系统的硬件设计方案及设计要点的分析。该设计采用Altera公司的新一代FPGA芯片EP1C12和PCIIP核以及高速串行数据通信接收芯片,实现DVB-ASI信号的接收。