51单片机控制的骨牌时钟

这次设计的骨牌时钟，灵感源于那款网上的骨牌时钟制作，是国外一款很有创意的设计，我们这次的设计和网上的显示方案是相同的。我当时看了觉得很有意思，自己和工作室的朋友折腾了几天．也搞了出来。下面，我就毫无保留地把制作过程、程序、原理图介绍出来供大家参考，希望读者能指出不足之处。     

利用频域时钟抖动分析加快设计验证过程

1引言 随着数据速率的提高，时钟抖动分析的需求也在与日俱增。在高速串行数据链路中，时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前的重点是针对比特误码率，在时钟性能和系统性能之间建立直接联系。本文将探讨参考时钟的作用和时钟抖动对数据抖动的影响，并讨论在E5052B信号源分析仪（SSA）上运行的Agilent E5001A精确时钟抖动分析应用软件所配备的全新测量技术，     

Ethernet和IEEE 1588计时器件

8V89316和8V89317是低抖动Ethernet PLL器件，通过Ethernet物理层用于频率同步交换机及路由器，提高基干IEEE 1588的透明时钟、边界时钟及普通时钟的可靠性和时间准确性。8V89316生成适用于QSGMII（四串行千兆媒体独立接口）和1GbE接口的时钟，     

Dallas公司64kHz复合时钟收发器

Dallas Semiconductor公司推出64kHz复合时钟收发器DS26502／DS 26503。DS26502是一种BITS时钟恢复单元，支持64kHz定时接口、2048kHz和6312kHz(日本)同步接口以及标准T1／E1/J1接口。其基本框架和格式采用T1／E1/J1工作模式，是复合时钟和T1／E1/J1     

ASIC后端设计中的时钟树综合

时钟树综合是当今集成电路设计中的重要环节,因此在FFT处理器芯片的版图设计过程中,为了达到良好的布局效果,采用时序驱动布局,同时限制了布局密度;为了使时钟偏移尽可能少,采用了时钟树自动综合和手动修改相结合的优化方法,并提出了关于时钟树约束文件的设置、buffer的选型及手动修改时钟树的策略,最终完成了FFT处理器芯片的时钟树综合并满足了设计要求。     

电信企业基于产品创新的创意管理系统

一直以来．在电信企业中，关于新产品的创意大多来自于企业高层领导或者产品开发人员．而经常接触客户的一线客户经理或员工对于新产品的创意往往得不到回复。在当前电信企业急需转型的情况下，快速开发符合用户需求和有创意的新产品是提高企业核心竞争力之本。     

科学家研制出激光时钟二十亿年误差不到一秒

据英国《泰晤士报》报道，科学家们目前已经成功地研制出了新一代的激光时钟，这种时钟计时极其精准，在20亿年时间里几乎不会产生1S的误差。这种迄今计时最为精准的激光时钟未来可应用于卫星导航，其在追踪地面移动目标时精度可以保持在1m以内。     

再谈DMS的接入时钟——对《DMS—100SN时钟同步信号的接入》的补充

关于交换机时钟的重要性已经在周松岗先生的文章《DMS- 1 0 0 SN时钟同步信号的接入》里 (发表于 1 998年第 3期的《江西通信科技》)说得很清楚 ,在此就不再重复。这次适逢抚州孝桥分局调整时钟方式 ,笔者将对时钟信号的接入作一些补充并介绍一下 DMS的时钟系统。1 .在周先生的文章中 ,谈到时钟同步信号接入的具体步骤。现补充几点如下 :(1 ) >MAPCI;MTC;CM;DPSYNC让系统失步 ;(2 ) >MS;将备用侧 MS置忙 ,用 BSY或 BSYMS均可 ;恢复 ,用 RTS或 RTSMS,一定要带上 OOBAND参数 ,即 >RTS0OOBAND ;(3) >SWMAST;主备用侧…     

系统时钟源的比较选择及高性能PLL的发展趋势

在所有电子系统中，时钟相当于心脏，时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟信号的产生和分配包含多种功能，如振荡器源、转换至标准逻辑电平的部件以及时钟分配网络。这些功能可以由元器件芯片组或高度集成的单封装来完成，如图1所示。     

IDT推出超低功耗时钟解决方案

IDT公司宣布，推出专门用于超便携PC（ultra-mobile PC，UMPC）的超低功耗时钟器件系列。这些超低功耗时钟器件最低只需1．5伏电压，而标准的时钟器件需要3．3伏，这将延长UMPC的电池寿命。     

ASIC后端设计中的时序偏差以及时钟树综合

同步设计中，由于时钟网络延时决定了芯片的最大工作速度，所以时钟树需要高精度进行布线。一种重要的时钟网络设计是缓冲器插入。在超大规模集成电路的设计中，为了最小化时钟延时和时钟偏差，缓冲器插入是一种有效的方法。在布局布线流程中，时钟树布线在“时钟树综合”时由工具自动完成。“时钟树综合”在apollo里是在布局完成后布线之前做的。     

RTB：传统广告业的颠覆者

大数据时代，广告营销不仅仅是—项创意，还是一门关于目标人群的实时定向和竞价技术。     

UMPC超低功耗时钟解决方案

IDT公司推出专门用于超便携PC（ultra—mobilePC，UMPC）的超低功耗时钟器件系列。这些超低功耗时钟器件最低只需1．5V电压，而标准的时钟器件需要3．3V，这将延长UMPC的电池寿命。     

非常见问题解答——来自ADI公司的电话记录中奇怪但真实的故事

小心多个时钟沿! 问题：在使用多个时钟时，如何改善系统性能？ 回答：在使用同一时钟源产生多个时钟时，一个常见的问题是噪声，通常表现为存在于噪底之上的杂散，这是因为单一时钟源被倍频或分频为多个时钟。偏移各时钟的相邻沿可以降低哚声杂散，或者完全消除杂散，这具体取决于系统的时序裕量。     

AD9548：可利用GPS信号进行同步的时钟IC

ADI推出一款时钟IC，使系统设计人员能使用标准的、无处不在的免费1pps GPS（全球定位系统）卫星发射机的信号，为通信基础设施设备产生同步时钟信号。AD9548时钟发生器，同步器设计用于远程光网络和无线网络节点、有线基础设施和数据通信设备，     

物理层网络编码的符号时钟估计

现有的关于物理层网络编码(PNC)的研究多建立在时钟已完全同步的基础上,对PNC的符号时钟同步研究较少。而实际上符号时钟在PNC中是必不可少的。针对这一问题,该文提出一种新的基于正交训练序列适用于双向中继信道PNC的符号时钟估计方法。该方法根据最大似然估计准则,运用基于离散傅里叶变换(DFT)的插值算法来估计时钟误差。仿真结果表明,所提出的DFT插值算法性能优越,在信噪比(SNR)大于10 dB的条件下,系统的均方误差(MSE)性能比经典优选采样点法提升1个数量级,并且非常逼近修正克拉美罗界(MCRB)。     

MC100EP016A ECL高速计数器及其在微波L频段计数电路中的应用

MC100EP016A是安森美公司生产的高速、同步ECL计数器，可预置计数初值，并可级联应用。其计数时钟频率最高可达1．4GHz，可用于需要高精度时钟的系统中。     

网同步

所谓同步是指信号之间在频率或相位上严格保持某种特定的关系。在数字通信网中，为保证信息传送和交换的正确，各种数字设备的时钟应该具有相同的频率，以相同的时标来处理具有特定比特率的信息比特流，即所谓数字网的同步。如果通信网中的数字交换设备用数字传输设备（PDH）连接时，数字交换设备内的时钟需要同步，而＊＊H设备不需要同步。如果数字传输设各县S＊H．刚传输设备也需要同步。同步网有2种组织结构。1．主从同步方式该方式使用一系列分级的时钟，每一级时钟都与其上一级的时钟同步，网络中设有一个基准主时钟（如图1所示）。…     

浅谈鹤山片区SDH传输A网时钟方案的优化

阐述了SDH设备定时时钟的重要性，SSM、s1字节的含义，时钟方案设计的一般原则并用实践检验。针对A网特定设计出符合要求的时钟方案，使其在运行过程中定时信号传递可靠，相对提高运行人员的工作效率，降低运行风险，有效低保证电力系统的可靠运行。     

关于异步FIFO设计的探讨

在两个不同时钟域中传送数据时,异步先进先出(FIFO,First In First Out)通常被用来保证数据传送的安全性.将某一个时钟域中的数据安全地传送到另一个时钟域中,需要多异步时钟设计技术.关于FIFO设计方法的报道有很多,但我们很难分析其正确性.文章较为详细地介绍了利用格雷码指针实现不同时钟域数据传输的FIFO设计.