手把手教你学CPLD、FPGA设计(十六)

<正> 5.驱动字符型液晶显示器实验1、实验要求驱动1 602字符型液晶显示一行内容。2、实现方法液晶的读写速度比较慢,为了与高速的CPLD(FPGA)相匹配,就要降低读写速度。为此,我们建立一个16位的计数器对MCU&CPLD DEMO试验板上的24MHz频率进行分频,使得每两次写入的时间间隔大于1毫秒,这样较好地满足了     

手把手教你学CPLD、FPGA设计(十七)

<正> 7.串口发送实验1、实验要求MCU&CPLD DEMO试验板上的CPLD发送一个字节,在PC机上使用串口调试软件接收。要求按下MCU&CPLD DEMO试验板上的K0-K3键后,串口调试软件能收到A-D的字母。2、实现方法串口发送器的结构组成方框图见图8。我们以     

手把手教你学CPLD/FPGA设计(十八)

<正> 9.RS232收发不同内容的实验1、实验要求在PC机上使用串口调试软件发送一个字节,MCU&CPLD DEMO试验板收到后驱动发光二极管进行相应的指示,同时读取按键开关的状态并发回PC机。2、实现方法串口收发器收发不同内容的结构组成方框图见图14。我们以波特率9600、数据位8位、停止位1位为例进行设计。因为MCU&CPLD DEMO试验板上的有源晶振频率为24MHz,所以波特率9600的分频数是24000000÷9600=2500,     

CPLD失色FPGA全盛时代登场？

早在70年代PLD（可编程逻辑组件）的诞生,为纯硬件的数字电路带来以可由软件完成的弹性设计空间,但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷,80年代中期,业界推出了复杂可编程逻辑组件-CPLD。由于CPLD以适用中低密度应用为目标,     

CPLD／FPGA的发展与应用之比较

可编程逻辑器件（Programmable Logic Device，PLD）是一种可由用户对其进行编程的大规模通用集成电路。从PLD的发展历程着眼，主要对PLD的2个发展分支——复杂可编程逻辑器件和现场可编程门阵列的基本结构、功能优势和应用场合进行了较详尽的分析和比较；并从结构和定义上指出二者的区别，同时根据不同技术要求和设计环境指出了相应的CPLD和FPGA的选择方法，最后给出了PLD最新研究热点和未来的发展趋势。     

基于CPLD/FPGA的CMI编码设计与实现

根据CMI码的特性,介绍了一种新的编程思路实现CMI编码,在Max＋PlusⅡ开发平台上使用VHDL编程实现CMI编码,并得到仿真波形。实验结果表明,这种编程思路简单、清晰。在产生7位伪随机序列的前提下,分别对＂0＂,＂1＂进行编码。这种思路为其他码型设计提供了参考。     

基于Proteus的跑马灯设计及仿真

跑马灯是数字电路设计中一个非常有趣的课题,本文给出了8个跑马灯设计方案,并进行了Proteus仿真。     

手把手教你学CPLD／FPGA设计（十一）下

5．BCD-7段译码器 1）BCD-7段译码器简介BCD-7段译码器用于将BCD码译成LED数码管可直接显示的数字,根据数码管的不同（有共阴或共阳极的数码管）,共有两种不同的BCD-7段译码器。根据MCU＆CPLDDEMO试验板的电路原理,这里我们设计成驱动共阴极数码管的BCD-7段译码器。表8为共阴极数码管的段位与显示字型码及BCD码关系。     

手把手教你学CPLD、FPGA设计(十四) 时序逻辑电路的设计实验

<正> 时序逻辑电路的输出是与时序(时钟)是有关联的,前面介绍的触发器就是一种最简单的时序逻辑电路。1.寄存器具有将二进制数据寄存起来功能的数字电路称为寄存器。寄存器主要是由具有记忆功能的触发器组合起来构成的。1).寄存器简介图1为4位寄存器电路框图,4位数据输入端为D0～D3;     

CPLD在低复杂性设计方面向PLD提出挑战

在系统设计方面,已到了复杂性程度或所用的芯片数需要对所用技术进行重新评估的时候。就采用低复杂性PLD的设计人员来说,总是把眼光偏向一方,试图确定更加复杂的CPLD是否能用来替代多个复杂性较低的器件,且不放慢系统的速度。在适用的情况下,这种替代方案会缩减系统芯片数和成本,而不会降低系统性能。 CPLD正在开始成为一种用来替代目前仍然由很多设计人员使用的PAL/GAL级PLD的器件。当然,目前有(将来有)很多只用一、二个PLD的场合,从经济角度考虑、几乎没有什么使用CPLD的刺激力量。但是,有更多的系统采用6个以上的快速PLD,这些系统就可能因从PAL/GAL转移到CPLD而受益。用多个PAL/GAL做成的电路所拥有的资源一般要多于必不可少的资源,因为各种功能都是分配给多个芯片。 通过多个互连器件处理信号而增     

CPLD和FPGA的未来与发展趋势

在过去十多年来,由于电子制造业商业模式的改变,可编程器件(PLD)产业发生了巨大变化。最近在美国硅谷举办的全球电子峰会(ElectronicsSummit2006)上,Altera公司CEOJohnDanne阐述了产业发展模式的转变,由此而来对于PLD市场的冲击,以及Altera公司应对的策略。在1994年前后PLD产业中有2/3的市场份额来自复杂可编程逻辑器件(ComplexProgrammableLogicDevices,CPLD)但去年PLD产业中CPLD只占有1/4的市场份额,在此期间CPLD的复合年增长率(CAGR)只有3%左右,而且大部分增长来自于1994到1995年前后,从此以后,CPLD的增长开始明显减速…     

用FPGA解决65nm芯片设计难题

随着工艺技术向65nm以及更小尺寸的迈进,出现了两类关键的开发问题:待机功耗和开发成本.这两个问题在每一新的工艺节点上都非常突出,现在已经成为设计团队面临的主要问题.在设计方法上从专用集成电路(ASlC)和专用标准产品(ASSP)转向可编程逻辑器件(PLD)将有助于解决这些问题.     

手把手教你学CPLD／FPGA设计（五）

第一个入门的实验程序 使用Max＋plusII集成开发软件开发CPLD／FPGA的过程为：1．建立项目。2．设计输入（原理图或硬件描述语言）。3．选择器件并锁定引脚。4.编译器件。5．仿真。6．编程下载。7．应用。     

用CPLD器件设计数字秒表

图3图2图1本刊6期发表了《自行设计EDA实验/开发系统》一文,为了方便读者更好地制作和使用该系统,本文以数字秒表设计实验为例,全面介绍利用该系统设计数字电路的完整过程。1.秒表电路结构和功能要求设计一个数字秒表,要求具有复位、暂停、秒表计时等功能。按照EDA技术采用“自     

大功率LED照明灯有限元热设计与高效系统开发

随着LED亮度要求的不断提高,LED的温度分布和采用的散热手段对LED的可靠性有很大影响。利用ANSYS软件对LED照明的散热问题进行了详细的模拟计算。基于100 WLED实验和模拟结果的一致性,分析比较了不同结构和加载方式对200 WLED温度分布的影响。采用增加散热片个数及其长度、Al锭厚度、灯头的直径等因素,对LED的散热进行了优化设计,结合基于VC++的二次开发系统,较好实现了LED热模拟分析。研究发现LED照明灯的传热方向主要是轴向,轴向散热设计可提高LED开发效率;点阵排列LED灯的温度分布呈现一定的温度梯度;在基于实验验证的模拟可以较好实现不同功率的LED灯散热设计。模拟分析为LED的散热方案优化设计提供了有效的参考依据和手段。     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

手把手教你学CPLD／FPGA设计（六）

使用Quartus Ⅱ集成开发软件开发CPLD／FPGA的过程为：1．建立项目并选择器件。2．设计输入（原理图或硬件描述语言）。3．设计编译。4．仿真。5．引脚分配。6．编程下载。7。应用。     

第二部分：FPGA硬件厂商的工具——Altera设计工具

当前FPGA开发工具的发展趋势 “工欲善其事，必先利其器。“要做好PLD的设计没有工具的支持是无法想象的。PLD设计魅力在于此：就像爱因斯坦把质量和速度相结合，得出E=mc^2一样，PLD设计把硬件和软件相结合，释放出巨大的能量。展望未来，可以看出FPGA工具有如下发展趋势：     

轻松入门SoC产品软硬件系统雏型设计

熟悉C语言的人,可以在Linux环境,用文件编辑器随意写一个Mainfunction,引用printf写个回圈,编译连结成执行档,然后在Linux机器屏幕上的console执行,即可看到你的程序结果,约不用三分钟时间.现在,你也可以花一小时时间,看看Windows Programming的文章,灌一下微软的Visual Studio,透过精灵点一点,在Windows上面生出一个简单却图形化的对话框程序.但是有没有想过,在系统单芯片emulation阶段做一个跑马灯应用来讲,我们设计一个Linux跑马灯应用程序搭到Linux驱动程序,再透过ARM core连接到AMBAbus上,做一个GPIO电路连到芯片外部LED灯,整个需要花多少时间?     

用FPGA设计大屏幕LED显示屏

设计利用LPM定制双套RAM,采用FPGA设计数据分时电路控制数据更新、构造高速扫描模块。系统能满足超大型LED显示屏刷新速度的需求,显示画面清晰无闪烁;通过简单的改变FPGA中RAM构造和时钟频率输入,可方便实现不同规模LED显示屏的控制要求,系统可移植性能优越、可靠性强;显示内容可实时更新。