Altium Nexar2004瞄准复杂FPGA设计

在传统的FPGA系统设计中，HDL对系统合成或连接大型模块来说并不理想。系统仿真可能既耗时又不易，软件开发集成复杂，再加上大多数系统设计采用分立处理器，从而导致FPGA的设计变化跟不上日益复杂的嵌入式系统设计。Altium的Nexar独立FPGA开发平台和“LiveDesign Enabled”系列产品及开发板，是PCB设计业界基于FPGA平台、全面     

基于FPGA的嵌入式系统设计

提出了一种基于FPGA(现场可编程门阵列)和软核CPU的嵌入式系统设计的新方法。FPGA芯片选用A ltera公司的Cyclone系列芯片作为处理器,配合A ltera公司的NIOS软核嵌入式处理器构成整个系统的核心;操作系统采用μC/OS嵌入式系统,并移植到FPGA平台上;外围添加USB接口作为扩展接口,使用Cypress公司的EZ_USB系列芯片;整个系统以FPGA和NIOS为中心进行设计,外围接口包括JTAG、串口、USB口等。给出了系统硬件架构以及与USB芯片的接口应用电路。     

NI LabVIEW 8.6集成多核与FPGA技术提高无线设备测试速度

美国国家仪器有限公司近日隆重发布了用于测试、控制和嵌入式系统开发的图形化系统设计平台——LabVIEW 8.6。基于图形化编程固有的并行特性,LabVIEW 8.6提供新工具以帮助工程师和科学家充分利用多核处理器及现场可编程门阵列(FPGA)的优势。通过最新版LabVIEW软件,     

基于多处理器测量平台的接口与通信设计

该文介绍了以奔腾系列主处理器、高性能DSP处理器和FPGA为核心的多处理器嵌入式计算机平台的接口与通信设计。     

高速实时数据采集智能控制器的设计与实现

文章以嵌入式和数据采集技术为基础,研究设计并实现了基于ARM+FPGA体系架构面向高速实时数据采集应用的一种实用新型智能控制器。本文阐述了主处理器ARM最小系统、协处理器FPGA最小系统和ARM与FPGA通信接口等硬件系统技术的实现,以及Linux FPGA字符设备驱动程序开发、协处理器FPGA控制程序和主处理器ARM应用程序设计。智能控制器运用FPGA并行运算处理结构的优势,控制ADC进行高速数据采集。FPGA还可配置成软核处理器-Nios II嵌入式处理器,与ARM构成双核处理器系统。智能控制器通过ARM实现对FPGA的管理控制、实时数据采集和丰富外围接口的通信。     

吉时利4200-SCS半导体特征分析系统KTEI V7.1升级版扩展了C-V、I-V和脉冲式I-V特征分析功能

美国国家仪器有限公司近日隆重发布了用于测试、控制和嵌入式系统开发的图形化系统设计平台——LabVIEW8．6。基于图形化编程固有的并行特性,LabVIEW8．6提供新工具以帮助工程师和科学家充分利用多核处理器及现场可编程门阵列（FPGA）的优势。通过最新版LabVIEW软件,工程师可利用针对多核技术优化的分析函数,缩短编译时间、可快速集成已有口核等FPGA特性,从而进一步缩短开发时间,提高复杂应用（如无限设备测试）的吞吐量。     

智能摄像系统视频采集模块的嵌入式结构

介绍的是实时视频采集模块的嵌入式结构,来实现智能的实时监控。嵌入式结构用赛灵思ML-507平台来进行开发。平台Virtex -5FXT FPGA设备中的FPGA结构中内嵌PowerPC440处理器,旋转变焦（PTZ）摄像机和VGA监视器与该平台连接。接口使用机载VGA输入视频编解码器和DVI发射器芯片。芯片的控制寄存器配置使用嵌入式PowerPC440处理器。应用软件用C语言编写。完成了视频的采集、传输、分辨率为640*480的显示。连接、处理能力高,FPGA消耗资源占18%,剩下的FPGA资源足够实现视频处理的应用。     

基于NIOS处理器的SOPC应用系统研究与设计

可编程片上系统设计是嵌入式系统设计技术的一个新的发展方向.本文分析了NIOS处理器的性能结构,提出了具有PCI接口电路的NIOS开发系统设计方案,并给出了基于该开发系统的软硬件设计流程,为基于FPGA的嵌入式系统设计提供了思路.     

集成标准CPU内核，FPGA为嵌入式设计带来更高灵活性

在嵌入式系统设计中如果希望用到可编程逻辑器件,则需要在处理器之外再加一片FPGA,不过随着集成标准CPU内核的FPGA器件的推出,未来一个芯片即可实现处理和可编程逻辑功能。     

基于片上PowerPC的Vxworks处理平台的波束控制设计

片上嵌入式系统凭借其诸多方面的优势,如成本低、功耗低、尺寸小、处理速度快、可靠性高、实时性强、灵活性、产品上市时间以及设计开发周期短等优势,将嵌入式实时多任务操作系统VxWorks和基于FPGA的片上PowerPC平台相结合,使产品体积更小、环境适应性更强、运行更可靠、扩展和升级更灵活、生产成本更低。必将成为将来雷达产品上的主流技术。本文提出了在其内嵌PowerPC440处理器上构建Vxworks操作系统平台的雷达的波束控制设计。     

基于ARM+FPGA的影像交互与显示系统设计

为促进航空测绘信息获取的数字化、一体化、实时化,本文利用FPGA(Field-Programmable Gate Array,即现场可编程门阵列)并行处理的优势结合ARM处理器低功耗高性能的特点,基于ARM+FPGA的双核硬件架构实现了影像的交互与显示。该系统以Linux操作系统为软件开发平台,以ARM11嵌入式处理器为硬件核心、FPGA作为协处理器,采用FPGA片内FIFO(First Input First Output,即先进先出存储器)作为ARM处理器与FPGA之间的高速通信桥梁,针对Linux 2.6.36内核完成了对FPGA设备的驱动设计,并基于Qt图形用户界面实现了影像的实时显示。测试结果表明,ARM处理器与FPGA之间能够实现VGA(640×480)图像的高速交互,帧率可达26帧/s,最大传输带宽为182Mbps。该系统不仅体积小、功耗低、成本低,而且稳定性好、功能强,能够满足航空遥感摄影系统的实时性要求。     

基于NiosⅡ的人脸检测系统设计

基于FPGA内嵌的NiosⅡ处理器,设计了一个实时人脸检测系统。介绍了基于Haar 特征的AdaBoost人脸检测算法,描述了依据AdaBoost算法的人脸检测软件实现过程,最后在以Altera公司CycloneⅡ系列EP2C70为核心芯片的DE-2 开发平台上,对检测系统进行了整体设计。测试结果表明,系统有较高的检测率,可以满足实时人脸检测的要求。     

基于Xilinx MicroBlaze多核嵌入式系统的设计

MicroBlaze核是嵌入在Xilinx FPGA之中的属于32位RISC Harvard架构软处理器核。针对Xilinx MicroBlaze软处理器的核间互连,实现多处理器核之间的快速通信的目的,采用了PLB和FSL总线混连的方法,利用xps_mail-box和xps_mutex核完成核间的通信与同步,通过在Xilinx EDK平台下,将3个软处理器核嵌入到FPGA Spartan-3E芯片上的试验,开发出了一个运行在FPGA上的基于多处理器的嵌入式可编程片上系统,得出此种多核处理器混连的可行性与实用性,核间通信速度得到提升的结论。     

在FPGA上实现一个SIP视频服务器

详细介绍了在FPGA平台上,以MicroBlaze软核为处理器、Petalinux为操作系统环境,如何设计与实现一个基于SIP协议的视频服务器。本设计实现了Petalinux操作系统在FPGA平台的XUPV5LX110T开发板上的移植,给出了SIP视频会话建立的各个过程以及基于RTP协议的视频数据传输方案,解决了FPGA平台与PC机之间的虚拟连接与视频数据通信的难题。     

Linux在Xilinx FPGA上的移植

Xilinx公司开发的Virtex-Ⅱ pro等FPGA结合可编程片上系统（SOPC）技术嵌入了PowerPC处理器硬核。本文结合Linux操作系统的优点及PowerPC嵌入式处理器硬核,在Virtex-Ⅱ Pro开发平台上,研究并实现了Linux操作系统在PowerPC405处理器中的移植,其中包括硬件平台的定制、交叉编译环境的建立、内核的配置及根文件系统的制作,最后通过具体的应用验证了系统的稳定性及可靠性。文中将处理器、操作系统与FPGA融合在一起完成既定的信号处理任务,既具有操作系统多任务、实时性等优点,又充分发挥了FPGA的优势,具有较好的应用前景。     

基于ARCA3 CPU的嵌入式SoC的FPGA原型验证

基于FPGA的验证是SoC功能验证的有效途径,建立一个基于FPGA的原型验证系统已成为SoC验证的重要方法.ARCA3是一种高性能、低功耗,国产的嵌入式微处理器.在ARCA3和AMBA架构上集成存储器控制器等IP核和外设,构建一个嵌入式SoC,并在FPGA上实现SoC的原型验证系统和软硬件协同验证环境.在FPGA原型机上运行Bootloader和操作系统,验证整个系统硬件的可操作性和软硬件之间的交互.基于FPGA的原型验证系统的实现可以快速验证基于ARCA3的各种抽象层次的IP核和开发基于ARCA3的软件应用.     

SoC based floating point implementation of differential evolution algorithm using FPGA

This paper presents floating point design and implementation of System on Chip (SoC) based Differential Evolution (DE) algorithm using Xilinx Virtex-5 Field Programmable Gate Array (FPGA). The hardware implementation is carried out to enhance the execution speed of the embedded applications. Intellectual Property (IP) of DE algorithm is developed and interfaced with the 32-bit PowerPC 440 processor using processor local bus (PLB) of Xilinx Virtex-5 FPGA. In the proposed architecture the algorithmic parameters of DE are scalable. The software and hardware implementation of the DE algorithm is carried out in PowerPC embedded processor and hardware IP respectively. The optimization of numerical benchmark functions and system identification in control systems are implemented to verify the proposed hardware SoC platform. The performance of the IP is measured in terms of acceleration gain of the DE algorithm. The optimization problems are solved by using floating point arithmetic in both embedded processor and hardware. The experimental result concludes that the hardware DE IP accelerates the execution speed approximately by 200 times compared to equivalent software implementation of DE algorithm on PowerPC 440 processor. Further, as a case study an Infinite Impulse Response (IIR) based system identification task on SoC using the developed hardware accelerator is implemented.