基于VRS51L3074的LED显示屏控制系统

介绍市场上第一款内嵌铁电存储器的高性能8051单片机VRS51L3074,重点分析该单片机SPI模块的CS3扩展功能,说明了LED显示屏的工作原理,设计了基于VRS51L3074的LED显示屏控制系统,对输出电路进行了优化.实现了显示数据以"直接存储器访问(DMA)"方式输出.     

超长LED显示屏驱动方式研究

在研究和分析现有各种LED显示屏控制系统及标准LED单元板的基础上.提出了一种利用LED显示屏单元板排列方式驱动超长LED显示屏的新方法,可最大限度地保证超长LED显示屏显示数据的双向高速输出.在LED显示屏单元板移位时钟给定的情况下,可使超长LED显示屏在水平方向的长度提高1倍.     

基于双串行RAM的超长LED显示屏实时控制系统

利用ARM处理器SPI和DMA的工作特点,设计辅助电路对两组RAM进行逻辑控制,使得修改超长LED显示屏数据时不影响显示效果。控制系统设计2组串行RAM,通过控制2组串行RAM的逻辑和时序,可以实现同步刷新、异步修改和DMA方式高速输出等多种功能。在显示输出时采用SPI接口的DMA输出方式,实现了超长LED显示屏的控制。同时,阐述了该控制系统的设计理念、电路原理图及编程方法,并给出实测实验结果。实验结果表明,此设计具有很高的实用价值。     

VRS51L3074：8051MCU

Ramtron International推出嵌入非易失性FRAM存储器的8051MCU VRS51L3074。该器件8KB真正的非易失性随机存储器映像到VRS51L3074的XRAM存储寻址空间上，充分发挥其快速读写以及读写寿命无限的特点。单周期8051处理器内核可以提供高达40MIPS的吞吐量，并且与标准8051s指令兼容。     

基于VRS51L3074的多点定闹电子日历钟的设计

论述了多点定闹电子日历钟系统的设计,在VRS51L3074单片机的控制下,使用串行时钟芯片 DS12887,实现时间和闹钟的设置功能。通过键盘和液晶显示提示,可以方便地校对时钟和设置闹钟,利用键盘、LCD显示模块构成人机交互界面,实现时间和日历显示及设置多个闹点等。此种电子钟的特点是操作方便、工作可靠、具有一定的实用价值。     

16位语音处理功能单片机

Ramtron International发布一款嵌入了非易失性FRAM存储器的8051MCUVRS51L3074。Ramtron将FRAM加入其Versa8051系列产品中，以实现设计高速及高可靠性的非易失性数据存储和处理系统。VRS51L3074将8kBFRAM存储器和高性能系统级芯片结合，核心是40MIPS单周期8051内核、具有ISP和IAP编程功能的64kBFlash程序空间、4kB SRAM、JTAG编程／调试接口、数字信号处理（DSP）单元和数字外设。     

基于Proteus的单片机汉字点阵显示电路设计

在嵌入式系统软硬件设计仿真平台Proteus的基础上设计了16×16 LED汉字点阵显示电路.硬件电路由AT89C51单片机控制器、LED显示屏行列驱动电路以及LED点阵显示屏3部分组成.通过汉字字模点阵数据批量生成软件来实现汉字点阵,采用汇编语言对单片机进行控制操作.完成了实物电路并在 Proteus软件的基础上对结果进行了仿真,得到了汉字点阵效果图.实验结果表明,在单片机显示领域的设计开发中Proteus软件具有重要的实用价值,可以大幅缩短开发周期,节约开发成本.     

基于P89V51RD2单片机LED点阵显示屏的实现

为了LED点阵显示屏显示的信息可以方便更新,提出了一种基于P89V51RD2单片机LED显示屏的的设计方案,并完成了系统的软硬件设计。该系统的硬件部分主要有单片机、移位寄存器、译码器以及数据存储器等部分组成;软件有两部分:上位机部分,用VB编程来实现汉字字模的提取;下位机部分,由单片机控制移位寄存器以及译码器,来实现LED显示。实际应用表明,该系统具有工作稳定、字符清晰、亮度适中等特点。     

微处理器与DSP

内嵌FRAM的8051MCU Ramtron International发布一款嵌入了非易失性FRAM存储器的8051MCU—VRS51L3074。Ramtron将FRAM加入其Versa8051系列产品中,以实现设计高速及高可靠性的非易失性数据存储和     

LVDS接口LED显示屏数据处理系统设计

低压差分信号传输(LVDS)技术具有高速、低功耗的特点,已成为宽带高速系统设计的接口标准之一.LVDS技术的应用也为LED显示屏视频接口方案提供了新的选择.LED显示屏可采用LVDS接收器接收来自单板电脑的LVDS视频数据并转换电平.介绍了LVDS接收器SN75LVDS86的结构和原理及与FPGA的连接方式.根据LED显示屏视频显示原理得出对接收到的每点18 bit数据应转换后按颜色、灰度位平面存储于SDRAM中.视频显示是通过FPGA定时从外部SDRAM读取1帧数据再按扫描行、颜色、灰度位平面移位输出到LED显示屏来实现的.作为整个系统核心处理部件的FPGA,采用流水线方式工作实现了LVDS数据接收过程和视频显示过程的并行运行.此外,视频显示过程内部也采用流水线方式工作.分析了该流水线结构相关、数据相关和瓶颈流水段产生原因并给出了可行的解决方案.