基于DSP的实时数字图像处理系统设计

介绍了TMS320C6701芯片的主要的性能，对硬件乘法器、哈佛总线、独立寻址单元以及流水线技术等硬件特点给予了说明。给出了电源供电模块、外部存储器（包括FLASH和SDRAM）、RS232接口和JTAG接口的一套完整设计方案，建立了以C6701型DSP为核心的实时数字图像处理电路系统，并在此系统中成功实现了实时处理。     

从FPGA自举加载DSP程序的实现方法

提出在FPGA与DSP组成系统硬件平台的情况下，将FPGA的ROM作为DSP的外部存储器，从FPGA自举加载DSP程序。经过实践验证，该方法准确可靠，与传统的单独使用EEPROM或者FLASH作为DSP外部程序存储器的方法相比，具有充分利用系统资源、实现简单等优点。在给出了DSP自举加载原理的基础上，详细介绍了硬件及软件设计方案，并给出了关键程序的代码。     

红外实时图像增强的硬件设计与实现

根据红外图像特点,提出了基于FPGA＋SRAM的硬件实时图像处理结构.该硬件设计包含4个主要模块：视频处理模块、FPGA模块、图像存储模块和DA转换及视频合成模块.FPGA是该系统的核心部分,能够实现2D-TDI、图像锐化和非均匀性校正等算法;SRAM阵列是暂存实时图像的,用于算法的实现;FPGA配置FLASH存放FPGA的配置程序;完成硬件调试工作后,尝试实现了部分图像增强算法.     

基于JTAG的计算机硬件实验系统的设计与实现

介绍了一种利用自建JTAG边界扫描结构、基于FPGA实现的计算机硬件实验教学系统。针对系统中计算机与FPGA内实验电路的信息交换以及对实验电路的运行控制两个关键点进行了研究,将边界扫描测试协议作为信息传递手段实现了计算机与FPGA内部实验电路以及运行控制器之间的数据通信。设计了自建JTAG边界扫描结构,并设计了相对通用的运行控制器以实现对不同计算机硬件课程不同实验电路的运行控制。设计以STM32作为主控芯片的USB和JTAG协议之间的协议转换器,用以连接计算机和FPGA中的自建JTAG边界扫描结构。以16位微程序控制的微处理器作为目标实验电路,在AlteraDE2-115教育开发板上对该系统进行了实现和验证。试验表明,该系统在可靠性、稳定性等方面均能满足高校计算机硬件实验的需求。     

基于FPGA的FLASH控制器系统设计及实现

为了解决数字台标机中台标文件的存储问题,文中介绍了基于FPGA的FLASH控制器系统设计方法.说明了系统各个模块的功能原理以及各模块间的相互联系,阐述了FLASH读写控制器的设计过程,并着重介绍了通过设计有限状态机实现FLASH读写操作的方法,在QuartusⅡ中对设计进行了仿真验证,最后通过硬件测试证明了系统设计方法的正确性和可靠性.该方法对FLASH存储控制系统的设计具有普遍适用性.     

基于DSP的高速外扩存储器的设计

介绍一种能与DSP速度相匹配的外扩高速存储器的设计,外扩存储器按地址分为2个模块:一个是SRAM模块,另外一个是FLASH模块,一个作为数据存储器,另一个作为地址存储器。采用IS61LV25616作为SRAM,这种存储芯片的存取时间快且功耗低,非常适合与高速的DSP配合使用;FLASH采用的是三星公司生产的存储器K9F1G08。各个模块从元器件的选择、硬件实现方面介绍了存储器的实现过程。在FLASH模块中还介绍了K9F1G08写操作流程,并简单描述了DSP的在线编程方法。该系统在现场实时采集系统中发挥了重要的作用,给后续数据的分析提供了宝贵的数据材料。     

TMS320VC5501在线烧写FLASH并自举启动方法研究

为了解决C55X系列DSP系统程序代码的保存问题,文中设计了一种利用JTAG接口,在线烧写DSP片外Flash并实现自举启动的方法。这种在线编程方法利用EMIF接口将TMS320VC5501和FLASH芯片相连接,通过搬移程序将应用程序的已初始化段按照C55X系列DSP引导表格式烧写进外部扩展的FLASH存储器中．从而实现自举启动。该方法为DSP系统的软件维护和升级带来了方便,具有实际应用价值。     

JTAG模式下的MPC5554外部FLASH编程的设计与实现

在分析Freescale公司32位微控制器MPC5554的FLASH编程特性基础上,完成了MPC5554外部扩展FLASH存储器的软、硬件设计。研究利用Codewarrior编译器、P＆amp;E调试器与JTAG接口模式组合的软件开发平台实现外部FLASH编程的软件属性配置及编程设计。重点研究MPC5554相关寄存器配置实现与JTAG模式下对AM29LV160DT进行擦除和写入的编程原理。该设计成功实现JTAG模式下对MPC5554外部FLASH存储器编程,为利用MPC5554实现复杂多变量控制系统打下基础。     

一种基于SRAM型FPGA的配置芯片设计

随着设计工艺的飞速发展,SRAM型FPGA的规模也越做越大,对配置芯片的存储容量、配置速度提出了更高的要求。基于SRAM型FPGA,采用BPI接口和大容量FLASH,并通过JTAG接口转BPI接口的软核,代替传统配置芯片内部的JTAG模块,完成了基于SRAM型FPGA的配置芯片设计,其结构简单、芯片面积小、存储容量大、速度快,兼容性好。通过数字仿真波形分析和FPGA原型验证,验证了设计方法的可行性和正确性。     

雷达测向技术研究

介绍了一种基于DSP+FPGA+FLASH+A/D的测向系统.该系统用于被动雷达导引系统中,由于充分利用现代最新发展的大规模集成电路技术和数字处理技术,将DSP和FPGA相结合,既能满足实时性和精度的要求,又具有很高的集成性,系统设计灵活.详细介绍了系统的设计方案和各模块的功能实现.     

基于FPGA的SDR FM接收机的设计

针对模拟元件制做的传统接收机的相关设备由于工作频率较高导致对元件参数要求高,电路布局布线困难等问题,提出一种利用FPGA芯片作为接收机的重要组成部分,结合简单外围硬件电路共同组成接收机的新方法。通过FPGA的差分I/O引脚完成接收机的模数转换功能,在集成设计环境Vivado中通过调用IP核的方法实现数字下变频和信号解调等功能。实验结果表明,该系统具有成本低、响应快、可靠性高的特点。     

基于USB2.0的高速数据通信接口设计

随着数字信号处理速度的提高，传统的串口，并口已不能满足主机与DSP之间的高速数据传输要求，因而，介绍了一种基于TMS320C5402DSP和CY7C68013的UStE．0系统。利用FPGA进行I／O口的扩展，克服了I／O口功能弱的缺点，提高了DSP的控制能力。实验表明，该系统具有速度快，可靠性高的优点。     

基于FPGA和DSP的被动雷达信号分选处理器的设计

介绍了基于DSP和FPGA的末制导雷达信号处理机分选软硬件的设计及实现,该系统以一片DSP为主处理器,配合FPGA及其他外围电路用于实现雷达信号的分选跟踪。由于采用DSP＋FPGA,不仅很好地实现了实时性,而且系统集成度高,可靠性好,易于修改,使用灵活,因此具有较强的实用价值和参考价值。     

MIMO实验系统中基于DSP的HDLC实现

HDLC(高级数据链路控制)协议的功能可由专用的HDLC处理芯片或FPGA(现场可编程门阵列)实现.在所研制的MIMO(多输入多输出)实验验证系统中选用TI公司的DSP(数字信号处理器)TMS320C6416实现HDLC功能.该DSP具有主频600 MHz高速处理器,可通过PCI(外设部件接口)总线和EMIF(扩展存储器接口总线)连接外部其他处理芯片,实现系统多层通信协议.     

A second-generation digital signal processor

The architecture, implementation, and applications of the TMS32020, a second-generation VLSI digital signal processor, are described. The processor has many special features which provide a significant advance over previous VLSI digital signal processors. Its multiprocessor capabilities further distinguish it, allowing for much more flexibility in overall system design. The architecture of the device allows a dual bus structure to be maintained on-chip, while external bus hardware requirements are minimized via the multiplexing of these buses externally. Some of the notable features incorporated onto the device include two large on-chip RAM blocks, large external program/data address spaces, single-cycle multiply/accumulate instructions, hardware and instructions for efficient memory management, and a versatile multiprocessor interface.     

MCU+DSP嵌入式平台的主机接口与引导设计

多处理器硬件平台模式在工业控制系统中应用广泛.而MCU DSP的双处理器模式设计较为突出,利用DSP完成数字信号处理功能,MCU实现管理,通信,人机接口等异步系统控制功能.各处理器在功能上相互分工并通过数据传输完成预期任务,提高系统性能.给出了基于MCU DSP嵌入式平台的主机接口与引导设计方案.     

基于多DSP系统的交叉调试系统的设计和实现

本文介绍了一种由多个DSP构建的并行处理系统,探讨了多DSP系统中实现交叉调试的方法,详细讨论了调试器和目标机调试的具体内容,给出了调试模式下的程序下载方式。实际应用显示,该交叉调试系统能够有效满足多DSP系统的调试需求,拥有较好的多处理器支持性能和较高的性价比。     

基于FPGA 和DSP 的多用激光雷达信号处理器

介绍一种基于FPGA 和DSP 的多用激光信号处理器,通过对FPGA 和DSP 进行不同的编程,既可以用于激光成像系统,也可以用于激光测距系统。详细地介绍了其硬件组成以及应用于不同系统时FPGA 和DSP 内部的编程实现。     

基于FPGA和DSP的多用激光雷达信号处理器

介绍一种基于FPGA和DSP的多用激光信号处理器,通过对FPGA和DSP进行不同的编程,既可以用于激光成像系统,也可以用于激光测距系统。详细地介绍了其硬件组成以及应用于不同系统时FPGA和DSP内部的编程实现。     

可编程PSoC的构成及其系统设计

将微控制器或DSP核、存储器、逻辑电路、I／O接口及其他功能模块综合在一颗芯片上，这样的系统解决方案，称之为片上系统SoC，SoC已经在各个领域得到了广泛的应用。由于处理器和存储器的可编程能力，使得这种以CPU为核心的解决方案具有很强的灵活性和可修改能力。在一个系统中．外设和I／O接口通常在设计时就琦定，相对的改变较小。相对于系统的其他部分而言，模拟电路部分的可编程能力是最小的。本文讨论的是Cypress公司的可编程片上系统PsoC的基本构成及其系统的设计。他在数字可编程的同时还具备有模拟电路的可编程能力。