一种高速数字上变频的优化设计与实现方法

软件定义无线电(SDR)要求数模转换器采样率越来越高、发射信号的带宽越来越宽,传统的数字上变频方法受限于现场可编程门阵列(FPGA)的时钟频率,无法满足应用需求。提出一种优化的高速数字上变频(DUC)设计方法,对插值滤波及数字频率合成进行改进。推导出高速数字上变频的数学模型,对传统数字上变频结构进行优化;设计高效灵活的内插滤波实现结构和数字频率的合成结构;分析给出内插滤波器多路滤波系数和多路并行数字频率合成的相位参数计算方法。硬件实现表明,该优化设计方法功能正确,便于工程应用,输出的数字中频信号数据率可达960 MS/s。该方法可实现不同倍数的内插,产生不同速率的高速本振信号,能够满足软件无线电中发射大带宽、高速率信号的数字上变频应用需求。     

基于FPGA的DDS正弦信号发生器的设计和实现

利用FPGA芯片及D／A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可控的正弦信号发生器,同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构,及设计的思路和实现方法。经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能较好,也证明了基于FPGA的DDS设计的可靠性和可行性。     

一种小体积X波段频率合成器设计

介绍了一种小体积频率合成器的设计，该频率合成器通过直接数字频率合成器（DDS）产生线性调频信号，通过锁相环产生固定二本振信号，通过锁相环（PLL）与2 倍频器产生一本振信号，通过变频部分完成二次混频产生射频激励信号。同时采用现场可编程门阵列（FPGA）完成DDS 控制以及与系统通讯，电源控制部分产生各种电源。     

基于改进DDS技术的FPGA数字调制器研究与实现

提出了一种基于改进直接数字频率合成(DDS) 技术的现场可编程门阵列(FPGA)数字调制器设计与实现方法.该方法首先对DDS技术进行改进,然后再利用这种改进的DDS技术在Matlab/ DSP Builder环境下建立现场可编程门阵列(FPGA)数字调制器的设计模型.通过对二元频移键控(BFSK) 的仿真实验表明,使用这种改进DDS技术的FPGA数字调制器实现方法建立的模型进行算法级和寄存器传输级(RTL)仿真,不仅能验证模型的正确性和有效性,且还简化系统的硬件电路,节省系统资源,提高系统的可靠性与灵活性,最终达到成本低,修改方便,快速产生多种模式数字调制信号的目的.     

FPGA在直接数字波形合成宽带信号源中的应用

介绍了现场可编程门阵列（FPGA）作为控制核心在直接数字波形合成宽带信号源中的应用,分析了FPGA在时钟管理、数据传输及电平转换等方面的功能。该方法具有高速、高集成度和可编程性,简化了系统结构,提高了系统性能。     

基于FPGA的直接数字频率合成器的设计

本文介绍直接数字频率合成（DDS）的工作原理、设计方法以及如何用现场可编程门阵列（FPGA）来实现。     

基于FPGA的直接数字频率合成技术设计与实现

介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成 (DDS)的原理、电路结构和优化方法。重点介绍了DDS技术在FPGA中的实现方法 ,给出了采用ALTERA公司的ACEX系列FP GA芯片EP1K30TC -144进行直接数字频率合成的VHDL源程序。     

多通道升降沿产生激光驱动器超窄脉冲新方法

应用于不同领域的超窄脉冲激光驱动器要求输入脉冲宽度极窄,并且大范围内可调。传统的模拟器件可调性差难以满足要求,数字器件例如专用集成电路(ASIC)尽管脉冲宽度可以实现超窄输出,但是大范围内可调不易满足,并且存在可扩展性差,价格昂贵等特点,同样不利于推广。现场可编程门阵列(FPGA)程控性好,因此在脉冲激光驱动器中的数字脉冲源得到了很好的应用,但是传统的计数方法只能实现脉宽为时钟周期倍数的脉冲输出,因此只能应用于对窄脉宽要求不高的情形。为解决上述问题,本文基于FPGA设计了一种应用于超窄脉冲激光驱动器,在50 MHz时钟频率下利用锁相环倍频成多个通道的基准时钟,并分别利用上升下降沿计数器进行计数,再经不同逻辑运算输出的数字脉冲产生方法。最终的数字电路可以产生脉宽2～50 ns,步长1 ns可调,重复频率1 Hz～1 MHz的数字脉冲信号。最后分析了在高精度锁相环等硬件条件满足的情况下,该方法可以实现亚纳秒脉宽和步长的数字脉冲信号输出,因此具备了很好的可拓展性和前景。     

可以在一分钟内完成设计的可编程时钟Instaclock

时钟是当今所有电子设备的基础，对于同步数字系统中的所有数据交换，都有一个控制寄存器的时钟。传统的方案大多使用晶体或晶振为同步系统产生时钟脉冲，而现在的同步设计中，很多设计往往需要多个时钟信号，这些时钟信号频率或相同或不同，为了适应这些需求，就产生了时钟Buffer和可编程的时钟，今天我们介绍的就是一种新型的可编程时钟芯片——Instaclock。     

非理想DDS输出信号分析及滤波处理

直接数字频率合成(DDS)技术广泛应用于可变时钟发生电路中,文中介绍了直接数字频率合成(DDS)技术的基本原理和非理想情况下DDS输出频谱结构,然后分析了工程实际中杂散对时钟信号的影响,最后解释了以滤波器和锁相环(PLL)改善输出时钟信号质量的原理,并给出了实验结果。     

基于FPGA的任意波形发生器的设计与实现

提出了一种基于FPGA（现场可编程门阵列）采用DDS（直接数字频率合成器）技术的任意波形发生器设计方案。该方案的硬件电路以FPGA为核心器件,辅以D／A转换器、程控放大和人机接口电路构成。其中FPGA内部控制电路采用8051单片机软核为核心进行设计,信号合成电路采用VHDL语言设计数控振荡器实现,低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器。     

直接数字频率合成信号发生器的设计

简要介绍了基于现场可编程门阵列(FPGA)及直接频率合成信号发生器(DDS)技术的信号发生器设计和实现.该设计采用CycloneⅡ系列器件EP2C8Q208C8实现DDS波形产生电路、D/A转换器控制及与ARM接口等功能,用先进精简指令单片机(ARM) STM32F103进行频率控制字、相位控制字,频率输出显示等控制.由于FPGA的晶振是50 MHz,经过增强型锁相环(PLL)后采样频率可达到250 MHz,通过14位400MSPS的高速数模转换器(DAC)和7阶椭圆低通滤波器,最终输出的正弦波最大频率可达到70 MHz.     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

基于FPGA的高分辨率D／A转换器的实现

为增强FPGA（现场可编程门阵列）对模拟信号的处理能力,扩展FPGA的应用范围,介绍了一种基于FPGA实现高分辨率D／A转换器的技术。利用FPGA内部PLL（锁相环）,提高时钟信号的计数频率,从而提高PWM（脉宽调制）信号的基波频率,通过5阶巴特沃斯低通滤波器,实现14位高分辨率D／A转换器。阐述了PWM实现D／A转换器的理论基础和实际应用注意事项,该方法已用于实际D／A转换器系统,具有精度高、误差小的优点,对于FPGA的实际应用具有一定的指导意义。     

基于FPGA的PWM数字化实现方法及其应用

对PWM的一种非对称规则采样原理进行研究,给出了在线运算的简便算法,并在此基础上提出一种基于现场可编程门阵列（FPGA）的PWM变频调速的数字化调制方法。该方法以FPGA及ROM作为可编程定时器,高开关频率基本固定,调制比与相位、频率可以分别独立控制,特别适用于PWM可逆整流器。由于整个系统是由一片FPGA来控制,节省了大量的模拟器件,简化了电路板设计,提高了系统的灵活性、精确性和可靠性。而且利用FPGA的在系统编程功能,使系统的升级换代十分方便。实验结果表明,该方法具有响应速度快、实时性强、可靠性高等特点。     

DDS信号源的FPGA实现

采用直接数字频率合成技术（DDS）,通过数字控制相位信号的增量在FPGA中实现频率可调的信号发生器,所产生的信号不仅幅度频率灵活可调,并具有频率分辨率高、切换速度快、相位噪声低等优点,因而该系统设计在相关的科研实践中具有重要意义。     

单片机和CPLD构成的任意波形产生器

介绍了一种采用复杂可编程逻辑器件（CPLD）与单片机相结合的方法设计的新型任意波形发生器（AWG）,其中波形合成采用了直接数字合成（DDS）技术。本系统能输出频率和幅度可调的任意波形。     

直接数字频率合成器在FPGA中的设计与实现

介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理、电路结构、优化方法等.重点介绍DDS技术在FPGA中的实现方法,给出了部分VHDL源程序.FPGA采用ALTERA公司的ACEX系列芯片EP1K30TC-144. 采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,具有高性能、高性价比,电路结构简单等特点.     

用AD9852与FPGA结合实现中频线性调相

本文介绍了直接数字频率合成（DDS）芯片AD9852与可编程门阵列（FPGA）相结合采用数字方法实现中频线性相位调制（PM）及试验结果。     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。