基于FPGA的多通道大容量FIFO设计

提出了一种基于FPGA的多通道大容量FIFO设计方案。在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度。为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案。取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口。完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现。在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真。最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案。实现了8路16 M存储深度16 bits位宽异步双口FIFO,读写速度可达128 Mbps,为高速数据采集系统提供可靠的数据存储平台。     

自适应滤波器的FPGA实现

本文采用自上而下的设计思想,用FPGA实现了自适应滤波器.自适应滤波器选择FIR滤波器结构,采用了改进的LMS算法,从而使得在同样的硬件资源下滤波的速度可提高一倍;本论文用VHDL编写代码,用MaxplusII进行编译、综合和仿真,FPGA器件选用ALTERA公司的FLEX10K系列3万门的芯片,综合结果显示,所设计的自适应滤波器使用FLEX10K30的70%的资源;对综合后的网表进行了仿真,当时钟周期取40ns时,滤波器仍能够很好地消除噪声.     

基于自适应智能控制的混合有源电力滤波器复合控制

在考虑了有源滤波器的输出滤波器的基础上，建立了并联混合型有源电力滤波器的电气模型，提出了一种基于自适应智能控制的混合有源电力滤波器复合控制方案。其中对谐波电流比例系数采用神经元自适应PID控制算法，根据电网参数的变化自动调节PID控制器的参数：对谐波电压比例系数则采用基于自适应神经网络的解耦控制，仿真和工程应用都表明采用这种复合控制混合有源电力滤波器能达到较好的滤波效果。     

双通道雷达数据采集系统的设计与实现

针对雷达信号处理领域需要将雷达回波模拟信号数字化的需求,本文采用A/D专用芯片并行采样、FIFO数据缓存和FPGA时序控制的方法,设计并实现了一种双通道雷达数据采集系统,采样频率为220 MHz.系统实现简单,工作稳定.对系统进行的性能测试表明,I、Q双通道采集到的信号相位一致性能较好,A/D有效位数为6位以上,满足实际应用的需要,适用于高速数字信号处理领域.     

基于ARM和FPGA的CCD低噪声测量系统的设计

传统的电荷耦合器件（CCD）测量系统,在精度和噪声控制方面都无法满足现代测量的要求。讲述了用ARM为主要控制单元,以FPGA作为时序发生器,同时使用带相关双采样的AD和异步的先进先出（FIFO）存储器来组成一种新型测量系统。并且重点介绍FPGA配合ARM怎样完成高效、灵活的实时采集和传输。并通过单缝衍射实验来验证本系统的高精度和高稳定性。     

基于RLS自适应滤波算法的电力有源滤波器直流端电压控制方法

RLS自适应滤波器用于有源滤波器直流端电容电压的控制,克服了用LMS自适应滤波器收敛速度慢和稳态误差较大的缺点,同时对直流端电容电压的控制完全摒弃了传统的PI积分控制,解决了控制参数难以调节及对电路中其他参数的变化非常敏感的问题.稳态和暂态特性的仿真研究比较了两种自适应滤波算法对直流端电容电压的控制及对补偿后的主电流的影响,其中RLS自适应滤波器效果要好得多.     

异步FIFO在USB2．0控制器中的应用

本文从USB2．0控制器设计中的异步时序设计问题出发,分析了异步时钟域信号传递对ASIC设计所带来的亚稳态影响,采用异步FIFO来解决USB2．0控制器中异步跨时钟域的设计问题。设计中采用双口RAM实现异步FIFO,并且完成USB2．0控制器的RTL级设计,该设计通过了功能仿真和FPGA验证。     

带指令滤波的直驱永磁风机自适应反推积分滑模控制

针对直驱式永磁同步风力发电系统最大功率跟踪问题,提出一种带指令滤波的自适应反推积分滑模控制器。构造了直驱式永磁风力发电系统的非线性模型。基于反推法设计控制器,并引入二阶滑模微分器充当指令滤波器,避免传统反推控制中计算膨胀和控制器饱和问题,并针对滤波误差设计补偿信号。考虑系统运行过程中参数的变化和系统未建模部分的影响,引入投影自适应算法提高系统的动态性能,并确保自适应估计值是有界的。同时为提高系统的鲁棒性,引入积分滑模控制,利用李雅普诺夫方法证明了系统的稳定性。仿真结果验证了所设计控制器的有效性。与传统PI控制、指令滤波反推控制器相比,所设计控制器具有更好的响应速度和鲁棒性。     

基于FPGA的CELLPACK信号采集系统设计

为实现CELLPACK信号的实时处理,通过对相关采集系统对比分析,设计了基于FPGA的CELLPACK信号采集系统。在该数据采集系统中,以现场可编程逻辑门阵列（FPGA）控制芯片为核心,由12bit的串行ADC对CELLPACK信号进行采样,FPGA实现的系统接收采样信号并实现实时串并转换、滤波及脉冲甄别等信号处理操作,然后将有效数据同时写入异步FIFO和SDRAM供微控制器（MCU）通过异步总线接口进行读取,从而计算出CELLPACK中的血球细胞密度。该系统已成功应用于某血细胞分析仪的产品生产中,能有效地实现信号的采集处理及存储功能。     

基于STM32与异步FIFO的乒乓模式高速数据采集系统设计

针对电力行业光纤光栅传感器数据采集速率不足、功耗高等问题,设计了一种基于STM32与异步FIFO的高速数据采集系统。该系统以STM32为核心,通过采用TIADC结构来实现双通道交替采样,提高了系统采样率;各通道内利用两片异步FIFO实现乒乓缓存技术,完成了信号数据的高速存储与实时处理,并通过WIFI通信将数据传输到上位机。试验证明：该数据采样系统实现了低功耗的高速数据采集,存储深度为16 K,最高采样率可达200 Msample/s,可满足电力行业工程需求。     

基于FPGA的模糊PID控制在下肢外骨骼中的应用研究

针对下肢外骨骼机器人的助力需求,提出了一种基于Verilog HDL硬件描述语言,FPGA（现场可编程逻辑门阵列）实现的自适应模糊PID控制系统设计方法,应用于下肢外骨骼机器人关节的驱动控制。首先,通过MATLAB/Simulink系统仿真软件,进行算法模型仿真,检验算法的稳定性及参数的准确性。再以Quartus II为开发平台,完成自适应模糊PID控制器的Verilog HDL分层设计,基于FPGA芯片EP4CE10F17C8来具体实现及验证。实验结果表明模糊PID控制可更快的达到稳定状态,超调量约降低4.7%,且通过FPGA来实现控制算法更好地满足了下肢外骨骼机器人的控制需求。     

高速多通道大容量数据采集与传输系统研究

为实现高速多通道数据采集的大容量存储,对FPGA与DDRSDRAM接口技术进行了研究。从A／D转换后数据传输路径的角度出发,分析了FIFO和DDRSDRAM的时序和工作原理,在各通道同步采集的前提下实现了FPGA对DDRSDRAM的控制,给出了ARM与FPGA通信的设计方法,实现了ARM和FPGA共享双口RAM存储器的结构,最后进行了测试与验证。测试结果表明,该系统在通道数为8、采样率为20MHz／通道、存储深度为4Mwords／通道的条件下稳定工作。     

行波故障定位系统中数据采集卡的设计与实现

提出一种用于行波故障定位系统的高速、高精度、多通道同步数据采集卡的设计和实现方法。首先给出了采集卡的总体结构及工作原理,然后详细介绍了采集卡硬件和软件的设计和实现思路。硬件以现场可编程门阵列(field programmable gate array,FPGA)为中央处理器,以高速、高精度、低功耗的模数转换器为信号转换单元,配备先进先出高速缓存,同步动态随机存储器和全球定位系统同步时钟接收模块。软件主要包括FPGA编程和外部设备互连PCI总线驱动程序。该采集卡能实现每路100 MHz的采样速率和16位高精度3路模拟输入的同步采集,并为采集的数据附加时标,可有效解决故障行波的高速、高精度数据采集问题。     

柔性直流换流阀监视系统关键技术及工程化应用

随着对柔性直流输电工程换流阀及阀控设备可靠性要求的提升,为了更加全面、直观、及时地监视换流阀及阀控设备运行状态,提高换流阀运行安全性,柔性直流换流阀监视系统的作用愈加重要。结合实际工程项目需求,兼顾现场分系统调试、换流阀检修、正常运行维护等不同使用场景,研发了双网双冗余架构的柔性直流换流阀监视系统。采用页面自动布局和参数自动匹配技术并且加以优化,采用“内存＋文件”相结合的数据缓存机制有效解决海量数据量的处理。该系统具备海量数据高速处理、遥信遥测报文显示存储、高频采样故障录波及波形处理功能,能够以微秒级精度实时记录事件,同时具备远程控制、换流阀及阀控设备状态和关键参数的修改功能。该系统已成功应用于张北可再生能源柔性直流电网试验示范工程,其性能完全满足该工程柔性直流换流阀和阀控设备状态在线监视以及系统调试等需求。     

矩阵变换器驱动异步电机模糊自适应PI控制

在间接空间矢量调制的矩阵变换器和矢量控制原理的基础上,搭建了异步电机调速系统.为了进一步提高该系统的动态性能和抗干扰能力,在调速系统的矢量控制部分引入模糊自适应PI控制器,代替传统的PI控制器,对控制器参数进行实时校正.仿真结果表明,采用模糊PI控制器的矩阵变换器驱动的调速系统能够使能量回馈到电网,达到了节能目的,同时...     

基于DSP和FPGA的高速数据采集系统的设计及实现

本文设计了一种基于DSP和FPGA的双通道通用数据采集系统,每个通道的采样率为10 MSps,采样精度为14 b.设计中采用了FPGA实现2个异步FIFD作为模数转换器AD9240和数字信号处理器TMS320C6416的缓存器,并且FPGA内部可方便地实现各种逻辑电路与外围进行通信.数据的传输采用EDMA,实现了大容量数据的传输.实验结果表明,该数据采集系统有较高的采样精度,具有接口电路简单、可靠性高、调试方便等特点,可广泛应用于通信和图形采集中.